

ELECTRONIQUE NUMERIQUE

Objectif



A partir de la connaissance
de l'architecture interne
d'un ordinateur
comprendre son fonctionnement



Glossaire



∅ ADC (Analog to Digital Converter) : Convertisseur Analogique Numérique (CAN).

∅ ALU (Arithmetic Logic Unit) : Unité arithmétique et logique. Cette unité permet d'effectuer toutes les opérations arithmétiques et logiques à l'intérieur d'un processeur.

∅ Antifuse : un petit circuit électronique qui peut passer de façon irréversible de l'état non conducteur à l'état conducteur (avec une impédance d'environ 100 ohm).

∅ ASIC (Application Specific Integrated Circuit) : Circuit numérique ou analogique contenant une application spécifique. La programmation est réalisée par marquage.

∅ CLB (Configurable logic Block) : nom donné par Xilinx aux blocs logiques.

3

Glossaire



∅ CMOS (Complementary Metal Oxide Silicon) : Technologie prédominante dans les circuits logiques et les mémoires. Cette technologie a remplacé l'ancienne technologie TTL (Transistor transistor Logic) dans la plupart des applications. la technologie CMOS permet d'obtenir des circuits faible consommation de très petite taille qui sont aujourd'hui aussi rapide voire plus rapide que les circuits en technologie TTL.

∅ CPLD (Complex Programmable Logic Device) : Circuit composé de plusieurs blocs de type PAL.

∅ CPU (Central Processing Unit) : Unité centrale de traitement.

∅ DAC (Digital to Analog Converter) : Convertisseur Numérique Analogique (CNA).

∅ Densité (density) : Quantité de logique interne à un composant programmable. Souvent mesuré en nombre de portes. Une meilleure mesure, pour les FPGA est de donner le nombre de cellules logiques. La nature d'une cellule logique diffère d'un constructeur à l'autre.

4

Glossaire



∅ FPD (Field Programmable Device) : Tout circuit, utilisé pour implémenter des fonctions logiques, programmable par l'utilisateur. La programmation peut se faire soit en utilisant un programmeur soit directement sur la carte.

∅ FPGA (Field Programmable Gate Array) : Circuit logique très complexe intégrant un très grand nombre de cellules logiques standard mais aussi des blocs spécialisés (multiplieurs, mémoires, etc...).

∅ GAL (Generic Array Logic) : Se sont des circuits identiques aux PAL mais la technologie utilisée permet de les effacer et de les reprogrammer électriquement.

∅ IOB (Input/Output Block) : Blocs logiques dédiés aux entrées/sorties.

∅ IP (Intellectual Property) : Fonction complexe (comme par exemple une FFT, un codeur MPEG, un microprocesseur, ...) appelée aussi "core" qui aide le concepteur de circuits programmables à réaliser des fonctions encore plus complexes.

5

Glossaire



∅ IR (Instruction register) : Le registre instruction contient l'instruction en cours d'exécution.

∅ ISP (In System Programmable device) : C'est un circuit logique programmable qui peut être programmé directement sur la carte après qu'il est été soudé.

∅ JTAG (Joint Test Action Group) : Ancien nom pour "IEEE 1149.1 Boundary Scan", un moyen de test des composants sur une carte.

∅ LUT (Look Up table) : Aussi appelé générateur de fonction. C'est une mémoire avec N (souvent entre 2 et 6) entrées et une sortie qui contient tous les états de sortie. Elle permet d'implémenter n'importe quelle fonction logique.

∅ LSI (Large Scale Integration) : Circuit intégré à grande échelle environ 1000 composants sur la même puce.

∅ MAR (Memory Address Register) : Registre contenant l'adresse de la donnée à traiter.

6

Glossaire



∅ MBR (Memory Buffer Register) : Registre contenant un mot de donnée à écrire en mémoire ou la dernière donnée lue.

∅ OTP (One Time Programmable) : Mémoires ou circuits logiques programmable une seule fois par l'utilisateur. Les circuit en technologie fusibles (Fuses) ou anti-fusibles (Anti-fuses) sont implicitement des circuits OTP. Les circuits utilisant des EPROM deviennent des OTP lorsqu'il sont dans des boîtiers plastiques. en effet, il n'est plus possible d'intégrer de fenêtre pour pouvoir les effacer avec des UV.

∅ PAL (Programmable Array Logic) : Petit circuit programmable composé d'une matrice ET programmable et d'une matrice OU fixe. Ces circuits ne sont programmables qu'une seule fois par l'utilisateur.

∅ PC (Program Counter) : Le compteur programme contient l'adresse de l'instruction suivante à exécuter.

7

Glossaire



∅ PLA (Programmable Logic Array) : Petit circuit programmable composé d'une matrice ET programmable et d'une matrice OU programmable. Ces circuits ne sont programmable qu'une seule fois par l'utilisateur.

∅ PSW (Program Status Word) : Registre contenant l'état du processeur suite à l'exécution d'une instruction.


∅ SPLD (Simple Programmable Logic Device) : Petit circuit généralement de la complexité d'un PAL ou PLA.

∅ SSI (Small scale Integration) : Circuit intégré à petit échelle environ 100 composants sur une même puce.

∅ VLSI (Very Large Scale Integration) : Circuit intégré à grande échelle environ 10 000 composants sur une puce.

8

Historique : Premier ordinateur




Remplacement
d'une lampe

- Ø L'ENIAC (Electronic numerical Integrator And Computer) a été conçu et construit sous la direction de John Mauchly et Prosper Eckert à l'université de Pennsylvanie. C'est le premier ordinateur électronique numérique généraliste de la planète.
 - q La construction de l'ENIAC a commencé en 1943.
 - q La construction de l'ENIAC c'est achevée en 1946.
 - q L'ENIAC a fonctionné jusqu'en 1955 date à laquelle il a été désassemblé.

9

Historique : Premier ordinateur



Programmation de l'ENIAC

- q Poids : 30 tonnes.
- q Encombrement : 500m² au sol.
- q 18 000 tubes à vide.
- q Consommation : 140KW.
- q Performances : 5 000 additions par seconde.

- q C'était un ordinateur décimal et non pas binaire.
- q L'ENIAC était programmé manuellement en positionnant des commutateurs et en branchant et débranchant des câbles.

10

Historique : le transistor

- ∅ Le premier changement majeur à affecter l'ordinateur électronique a été le remplacement du tube à vide par le transistor.
- ∅ Le transistor est :
 - q Plus petit.
 - q Moins cher.
 - q Produit moins de chaleur.
- qu'un tube à vide.
- ∅ Le transistor a été inventé dans les laboratoires Bell en 1947.
- ∅ Dès les années 1950 il révolutionne le monde de l'électronique.
- ∅ Les premiers ordinateurs entièrement transistorisés ont vu le jour en 1950.
- ∅ Pendant 10 ans de 1950 à 1960 les équipements électroniques étaient composés essentiellement de composants discrets :
 - q Transistors.
 - q Résistances.
 - q Condensateurs.

11


Historique : du transistor au circuit intégré

- ∅ Les tous premiers ordinateurs contenaient environ 10 000 transistors.
 - q L'ensemble du processus de fabrication, depuis le transistor jusqu'à la carte à circuits imprimés était coûteux et complexe.
 - q Chaque composants discrets étaient fabriqués séparément, intégrés à son propre boîtier.
 - q Les différents composants étaient alors soudés et câblés ensemble sur des cartes à circuits imprimés que l'on installait à l'intérieur des ordinateurs.
- ∅ En 1958, nouvelle révolution dans le monde de l'électronique avec la naissance de l'ère de la micro électronique : l'invention du circuit intégré.

12



Historique : le microprocesseur

- ∅ 1971 : Innovation majeure, développement par Intel du premier microprocesseur le 4004.
- ∅ Le 4004 pouvait ajouter 2 nombres de 4 bits et ne pouvait multiplier que par répétition d'additions.




13

Historique : le BUSICOM



14

Historique : du Silicium au microprocesseur



15

Historique : le microprocesseur

- ∅ Un microprocesseur se compose :
 - q De portes logiques.
 - q De cellules mémoires.
 - q D'interconnexions entre les différents éléments.
- ∅ Les portes et les cellules mémoires sont construites à l'aide de composants électroniques numériques simples.
- ∅ Un circuit intégré exploite le fait que des composants tels que :
 - q Les transistors.
 - q Les résistances.
 - q Les condensateurs.Peuvent être fabriqués à partir d'un semi conducteur comme le silicium.

16


Historique : le microprocesseur



- ∅ Le fait que l'on se soit mis à fabriquer un circuit entier dans un petit morceau de silicium au lieu d'assembler dans un même circuit des composants discrets fabriqués à partir de différents morceaux de silicium n'est qu'une évolution des technologies de l'état solide.
- ∅ On peut placer de nombreux transistors sur une tranche de silicium.
- ∅ Ces transistors peuvent être connectés par un processus de métallisation afin de former des circuits.
- ∅ Au début on arrivait à fabriquer et à assembler de façon fiable que quelques portes ou cellules mémoire.
- ∅ Avec le temps, il a été possible d'intégrer de plus en plus de composants au sein d'une même puce.

17

Historique : Évolution du nombre de transistors par puce



18

Historique : Évolution du nombre de transistors par puce



- ∅ L'augmentation rapide du nombre de transistors intégrés sur une même puce a eu des conséquences importantes :
 - q Le coût d'une puce est resté pratiquement inchangé au cours de cette période d'augmentation rapide de la densité.
 - v Le prix de la logique de traitement et des circuits de mémoire a chuté à un rythme impressionnant.
 - q Comme les éléments logiques et les éléments mémoires sont de plus en plus denses.
 - v Le chemin que doit parcourir l'impulsion électrique est raccourci.
 - v Accroissement de la vitesse de fonctionnement.
 - q Les interconnexions sur les circuits intégrés sont bien plus fiables que les connexions par soudure.
 - v Augmentation de la fiabilité des cartes électronique.

19


Historique : le microprocesseur



- ∅ 1972 : Introduction par Intel du 8008, le premier microprocesseur 8 bits.
- ∅ 1974 : Lancement par Intel du 8080, le premier microprocesseur «multi-usages». Le 4004 et le 8008 avaient été conçus pour des applications spécifiques.
 - q Plus rapide.
 - q Jeu d'instructions plus complexe.
- ∅ 1978 : Premier microprocesseur 16 bits, le 8086.

20

Historique : le 8086



Carte PC avec un 8086



8086

21

Historique : le 80386


- ∅ 1981 : Premier microprocesseur 32 bits en une seule puce développé par Bell Labs et Hewlett Packard.
- ∅ 1985 : Intel introduit son microprocesseur 32 bits le 80386.



22

Historique : le microprocesseur

- ∅ 1995 : Intel introduit son microprocesseur 64 bits le Pentium.




23

Historique : le Pentium

- ∅ Les constructeurs de puces de processeurs se sont lancés dans une course acharnée à la performance, ce qui a donné des processeurs comme le Pentium.
- ∅ La vitesse brute du microprocesseur ne peut atteindre son plein potentiel que si la puce est alimentée constamment par un flot de travaux à exécuter.
 - q Toute entrave à ce flot régulier réduit la puissance du processeur.
 - q Aujourd'hui, le principal problème est la vitesse à laquelle il est possible de transférer les données entre la mémoire et le processeur.
 - q Difficile dans ces conditions d'alimenter en instructions et en données le processeur.


24

Historique : le Pentium II




25

Historique : le Pentium III



26

Historique : le Pentium MMX



27

Historique : le Pentium IV




28

Historique : le microprocesseur

- ∅ Solution :
 - q Augmenter la taille du bus de données : augmenter le nombre de bits récupérés simultanément.
 - q Utiliser plusieurs types de mémoires :
 - v Des mémoires très rapides mais de faible capacité à proximité du processeur.
 - v Des mémoires moins rapides mais de grande capacité.
 - q L'histoire et l'avenir des ordinateurs est donc intimement lié à celui des mémoires.

29

Historique : les mémoires



Mémoire à tore magnétique
1024 mots de 16 bits (2Ko)

- ∅ Pendant les années 1950 et 1960, la plupart des mémoires étaient constituées de petits anneaux ferromagnétiques d'environ 0.5 cm de diamètre. Ces mémoires à tores magnétiques étaient :
 - q Relativement rapide (temps de lecture de 1 μ s).
 - q Destructive, une lecture entraînée la perte du bit stocké en mémoire.
 - q Très chère.
 - q Très volumineuse.

30


Historique : les mémoires

- ∅ En 1970, Fairchild a produit la première mémoire à semi-conducteurs relativement élaborée :
 - q Dimension : taille d'un anneau (0.5 cm).
 - q Capacité : 256 bits.
 - q Vitesse de lecture : 70 nS.
 - q Coût au bit : supérieur aux mémoires à tores.

- ∅ En 1974 : le coût des mémoires à semi conducteurs devient inférieur au coût des mémoires à tores magnétiques.

31

Historique : carte mémoire VAX 4MO (1986)



32

Évolution et performances des ordinateurs

- ∅ L'évolution des ordinateurs se caractérise par :
 - q Une augmentation constante de la vitesse des processeurs.
 - q La minimisation de la taille des composants.
 - q L'augmentation de la taille de la mémoire.
 - q L'augmentation des débits d'Entrées/Sorties.

- ∅ La réduction de la taille des microprocesseurs est largement responsable de l'accroissement des performances des processeurs :
 - q La distance réduite entre les composants augmente la vitesse.
 - q Aujourd'hui l'accroissement de la vitesse par la réduction des distances atteint ces limites.
 - q Aujourd'hui pour accroître la vitesse des processeurs on optimise l'architecture interne des composants.
 - v Pentium avec technologie dual core.


Évolution et performances des ordinateurs

Processeur	Année	Vitesse d'horloge Max	Largeur du bus	Nombre de transistors	Mémoire adressable	Finesse de la gravure
4004	71	108 KHz	4 bits	2 300	640 octets	10 µm
8086	78	10 MHz	16 bits	29 000	1 Mo	3 µm
80286	82	12.5 MHz	16 bits	134 000	16 Mo	1.5 µm
386 DX	85	33 MHz	32 bits	275 000	4 Go	1 µm
386 SX	88	33 MHz	16 bits	275 000	4 Go	1 µm
486 DX	89	50 MHz	32 bits	1.2 Millions	4 Go	0.8 µm

Évolution et performances des ordinateurs

Processeur	Année	Vitesse d'horloge Max	Largeur du bus	Nombre de transistors	Mémoire adressable	Finesse de la gravure
486 SX	91	133 MHz	32 bits	1.185 Millions	4 Go	1 μm
Pentium	93	166 MHz	32 bits	3.1 Millions	4 Go	0.8 μm
Pentium	95	200 MHz	64 bits	5.5 Millions	64 Go	0.6 μm
Pentium II	97	300 MHz	64 bits	7.5 Millions	64 Go	0.35 μm
Pentium III	99	600 MHz	64 bits	95 Millions	64 Go	0.25 μm
Pentium IV	2000	1.8 GHz	64 bits	42 Millions	64 Go	35

Architecture simplifiée d'un ordinateur




Architecture d'un ordinateur

- ∅ Un ordinateur est principalement composé :
 - q D'un processeur (CPU : Central Processing Unit) : qui contrôle le fonctionnement de l'ordinateur et exécute ses fonctions de traitement des données.
 - q De mémoires : qui mémorisent les données et contiennent le programme en cours d'exécution.
 - q Les entrées/Sorties : qui permettent le transfert des données entre l'ordinateur et son environnement externe.
 - q Les bus système : ensemble de fils sur lesquels circulent des signaux qui prennent en charge la communication entre le processeur, la mémoire et les entrées/sorties.

37

Exemple : la Game BOY




38

Exemple : la Game BOY

- ∅ C'est un ordinateur « spécifique » dédié principalement au jeu.
- ∅ Mais il n'y a aucune difficulté pour la transformer en un oscilloscope il suffit :
 - q De rajouter, en se connectant au bus système, un module d'entrée avec un Convertisseur Analogique Numérique.
 - q D'écrire un programme qui permette de faire l'acquisition d'un signal et d'afficher le résultat sur l'écran.
- ∅ Le PC est un ordinateur « généraliste » qui peut s'adapter à beaucoup de domaines :
 - q Jeu.
 - q Bureautique.
 - q Calcul scientifique.
 - q Multi médiat.

39

Architecture d'un ordinateur



40

Architecture d'un ordinateur



Le bus de données

- ∅ Sert à transférer les données entre les différents modules.
- ∅ La taille du bus de données permet de caractériser l'architecture d'un microprocesseur (lorsque l'on parle d'un microprocesseur 8 bits cela signifie que son bus de données est de 8 bits).
- ∅ Chaque ligne du bus peut transporter un seul bit à la fois. La taille du bus de données détermine le nombre de bits que l'on peut transférer simultanément.
- ∅ La taille du bus de données est un des facteurs clef qui détermine les performances globales d'un système.

Taille du bus de données	8 bits	16 bits	32 bits	64 bits
Taille du mot	Octet	2 Octets	4 Octets	8 Octets

41

Architecture d'un ordinateur



Le bus d'adresses

- ∅ Sert à désigner la source ou la destination des données.
- ∅ La largeur du bus d'adresses détermine la capacité mémoire maximale du système.
- ∅ Typiquement on se sert :
 - q Des bits de poids fort pour sélectionner un module particulier connecté au bus.
 - q Des bits de poids faible pour sélectionner une position particulière d'un module.

Taille du bus d'adresses	8 bits	16 bits	24 bits	32 bits
Mémoire adressable	256 mots	64K mots	16M mots	4G mots

42

Architecture d'un ordinateur



Le bus de contrôle

- ∅ Sert à contrôler l'accès et l'utilisation des bus de données et d'adresses.
- ∅ Les bus d'adresses et de données étant partagés entre tous les modules, il faut contrôler leur utilisation.
- ∅ Exemples de signaux de contrôle :
 - q Lecture en mémoire données.
 - q Écriture en mémoire données.
 - q Lecture en mémoire programme.
 - q Lecture d'un module d'entrée (ADC : Analog to Digital Converter).
 - q Écriture dans un module de sortie (DAC : Digital to Analog Converter).
 - q Horloge.
 - q Reset.
 - q Etc....

43


Architecture d'un ordinateur



- ∅ Les éléments de base d'un ordinateur numérique doivent être capables de réaliser des fonctions suivantes :
 - q Mémorisation.
 - q Traitement.
 - q Transfert.
 - q Contrôle.
- ∅ Fondamentalement seuls deux types de composants sont nécessaires pour cela :
 - q Les portes.
 - q Les cellules mémoire.
- ∅ En interconnectant de grandes quantités de ces composants fondamentaux on peut construire un ordinateur.

44

Architecture simplifiée d'un processeur




45

Architecture d'un processeur

- ∅ Intéressons nous au cœur de cet ordinateur :
 - q Le processeur.
- ∅ Le processeur est l'élément le plus complexe de ce système il est composé :
 - q D'une unité arithmétique et logique (ALU : Arithmetic Logic Unit) : qui exécute les fonctions de traitement sur les données.
 - q D'une unité de contrôle : qui contrôle le fonctionnement du processeur et donc de l'ordinateur.
 - v Elle supervise le transfert des données et des instructions vers et en provenance de la CPU.
 - v Elle contrôle également le fonctionnement de l'ALU.
 - q De registres : qui prennent en charge les opérations de mémorisation à l'intérieur du processeur.
 - q Les bus processeurs : ensemble de fils sur lesquels circulent des signaux (données, adresses, contrôle) qui prennent en charge la communication entre l'unité de contrôle, l'ALU et les registres.

46

Architecture d'une ALU



47


L'unité Arithmétique et Logique (ALU)

- ∅ C'est la partie du processeur qui effectue les opérations arithmétiques et logiques sur les données.
- ∅ La tâche des autres éléments du processeur (unité de contrôle, Registres, mémoire, Entrées/Sorties) consiste principalement à amener des données à l'ALU pour qu'elle les traite et à retourner le résultat.
- ∅ L'ALU est basée sur l'utilisation de dispositifs numériques simples capables de ranger des nombres binaires et d'effectuer des opérations booléennes logiques.
- ∅ L'ALU reçoit les données et range les résultats des opérations dans des registres (les registres sont des emplacements de mémorisation temporaire à l'intérieur du processeur).
- ∅ Une opération peut également positionner des drapeaux (*flag*) pour indiquer par exemple un dépassement de capacité (*overflow*).

48

Contrôle du processeur

- ∅ L'unité de contrôle effectue deux tâches de base :
 - q Séquencement : le processeur passe par une série de micro opérations dans l'ordre approprié, en fonction du programme exécuter.
 - q Exécution : chaque micro opération est exécutée.



49

Contrôle du processeur

- ∅ L'horloge : permet à l'unité de contrôle de « maîtriser le temps ». L'unité de contrôle déclenche l'exécution d'une micro opérations (ou d'un ensemble de micro opérations simultanées) par impulsion d'horloge.
- ∅ Registre instruction : le code opération de l'instruction en cours sert à déterminer les micro opérations à effectuer durant le cycle d'exécution.
- ∅ Drapeaux : l'unité de contrôle les utilise pour déterminer l'état du processeur et le résultat d'opérations antérieures de l'ALU.
- ∅ Signaux de contrôle provenant du bus de contrôle : la partie contrôle du bus système émet des signaux vers l'unité de contrôle : signaux d'interruptions et acquittements.
- ∅ Signaux de contrôle dans le processeur : ils sont de deux types ceux qui déclenchent le transfert des données d'un registre à un autre et ceux qui activent des fonctions spécifiques de l'ALU.
- ∅ Signaux de contrôle en direction du bus de contrôle : ils sont également de deux types : en direction de la mémoire et en direction des modules d'entrées/sorties.

50

Organisation d'un processeur



- ∅ La CPU doit :
 - q Lire une instruction en mémoire.
 - q Décoder l'instruction pour déterminer l'action à exécuter
 - q Exécuter l'instruction. Il peut s'agir :
 - v De lire des données dans la mémoire ou depuis un module d'entrée.
 - v D'exécuter une opération arithmétique ou logique sur une donnée.
 - v D'écrire des données dans la mémoire ou dans un module de sortie.

51

Organisation d'un processeur



- ∅ Pour ce faire la CPU doit :
 - q Ranger des données de manière temporaire.
 - q Se souvenir de l'emplacement de la dernière instruction pour savoir où récupérer la prochaine.
 - q Ranger les instructions et les données de manière temporaire pendant l'exécution d'une instruction.
 - q La CPU à donc besoin de petites mémoires internes : Les registres.
- ∅ Quatre registres sont essentiels à l'exécution d'une instruction :
 - q Le compteur de programme (PC : Program Counter) : contient l'adresse de l'instruction à lire.
 - q Le registre instruction (IR : Instruction Register) : contient la dernière instruction lue.
 - q Le registre d'adresse mémoire (MAR : Memory Adress Register) : contient l'adresse d'un emplacement mémoire.
 - q Le registre tampon mémoire (MBR : Memory Buffer Register) : contient un mot de données à écrire en mémoire ou le dernier mot lu.

52

Organisation d'un processeur



- ∅ La CPU met à jour le PC après chaque lecture d'instruction afin qu'il pointe toujours vers la prochaine instruction à exécuter.
- ∅ L'instruction lue est chargée dans le IR où les spécificateurs de code opération et d'opérande sont analysés.
- ∅ Les échanges de données avec la mémoire se font par le biais des registres M_{AR} et M_{BR} est directement connecté au bus de données.
- ∅ Dans le processeur, les données doivent être présentées à l'ALU pour y être traitées.
 - q L'ALU dispose d'un accès directe au MBR et aux registres utilisateur.


53

Organisation d'un processeur




- ∅ Toute CPU comprend un registre ou un ensemble de registres souvent connus sous le nom de : « mot d'état du programme » (PSW : Program Status Word) contenant les informations d'état. Les drapeaux les plus courants sont :
 - q Le bit de signe : indique le signe du résultat de la dernière opération arithmétique.
 - q Le bit zéro : indique que le résultat est nul.
 - q Le bit de retenu : indique si une opération a provoqué une retenue.
 - q Le bit d'égalité : indique si une comparaison logique entraîne une égalité.
 - q Le bit de dépassement : indique un dépassement arithmétique.
 - q Le bit d'état d'une interruption : permet d'activer et de désactiver les interruptions.

54



55

Exemple : registre PSW du 8051



- Bit de parité : nombre paire/impair de « 1 » dans l'accumulateur
- Bit utilisateur
- Bit d'overflow : indique un dépassement de capacité lors d'une opération arithmétique
- Numéro de la banque de registres active (4 banques de registres différentes)
- Drapeau utilisateur
- Bit de retenue auxiliaire : indique si une opération a provoqué une retenue entre le 3^{ème} et 4^{ème} bit
- Bit de retenue : indique si une opération a provoqué une retenue

56

Caractéristiques d'une instruction



- ∅ Chaque instruction doit contenir les informations dont le CPU a besoin pour l'exécuter.
- ∅ A l'intérieur d'un processeur, chaque instruction est représentée par une séquence de bits.
- ∅ La CPU doit être capable d'extraire les données des différents champs de l'instruction pour accomplir l'opération attendue.
- ∅ Pour les programmeurs, il n'est pas facile de manipuler les représentations binaires des instructions machine. Une pratique consiste à utiliser une représentation symbolique de ces instructions : les mnémoniques.
- ∅ Exemple du 8051.

57

Exemple : Extrait du jeu d'instructions du 8051



Code	mnémonique	Fonction
1110 0100	CLR A	Remise à zéro du contenu de l'accumulateur A
1111 0100	CPL A	Complémente le contenu de l'accumulateur A
0001 0100	DEC A	Décrémente le contenu de l'accumulateur A
1000 0100	DIV AB	Divise le contenu de l'accumulateur A par le contenu de l'accumulateur B
1010 0100	MUL AB	Multiplie le contenu de l'accumulateur A par le contenu de l'accumulateur B
0000 0000	NOP	Aucune opération

58

Exemple : Extrait du jeu d'instructions du 8051

Code	mnémonique	Fonction
1100 0100	SWAP A	Échange les 4 bits de poids faibles et les 4 bits de poids fort de l'accumulateur A
0100 0100 + Data	ORL A,#Data	OU logique entre le contenu de l'accumulateur A et une donnée (Data)
0101 0100 + Data	ANL A,#Data	ET logique entre le contenu de l'accumulateur A et une donnée (Data)

59

Exemple : Extrait du jeu d'instructions du 8051

Code	mnémonique	Fonction
0111 0101 + Adresse + Data	MOV Adresse Destination, #Data	Transférer la donnée à l'adresse de la destination.
1000 0101 + Adresse destination + Adresse source	MOV Adresse Destination, Adresse Source	Transférer le contenu de l'adresse de la source à l'adresse de la destination.
0010 0100 + Data	ADD A,#Data	Ajouter le contenu de l'accumulateur A et la donnée. Mettre le résultat dans l'accumulateur A.

60

Caractéristiques d'une instruction

- ∅ Aujourd'hui, la plupart des programmes sont écrits dans un langage évolué ou exceptionnellement, en langage assembleur.
- ∅ Une seule instruction en langage évolué peut nécessiter plusieurs instructions en langage machine.
- ∅ La conception du jeu d'instructions est l'un des aspects les plus intéressants et les plus étudiés de la conception d'un processeur. Le jeu d'instructions définit les nombreuses fonctions de la CPU et a donc une incidence significative sur l'implémentation matérielle du processeur. Les problèmes de conception les plus importants sont :
 - q Répertoire des opérations : combien d'opérations prévoir, lesquelles, et quel degré de complexité.
 - q Types de données : les différents types de données sur lesquelles il sera possible d'accomplir des opérations.
 - q Format des instructions : longueur des instructions (en bits), nombre d'adresses, taille des différents champs.
 - q Registres : nombre de registres de la CPU.
 - q Adressage : modalité de spécification des adresses d'opérandes.

61

Compilation d'un programme C

```
Void main()
```

```
{
```

```
char X, Y, Z ;
```

Trois variables de type caractère :
q Espace occupée : 1 octet par variable.

```
X = 15 ;
```

X vaut 15 = 0x0F

```
X++ ;
```

On incrémente X, X vaut 16 = 0x10

```
Y = 2 ;
```

Y vaut 2 = 0x02

```
Y++ ;
```

On incrémente Y, Y vaut 3 = 0x03

```
Z = X + Y ;
```

On ajoute X et Y, le résultat Z vaut 19 = 0x13

```
}
```

62

Compilation d'un programme C

- ∅ Après compilation le code précédent devient :
 - q La variable X est sauvegardée dans un registre. Ici le compilateur a choisi le registre R7.
 - q La variable Y est sauvegardée dans un registre. Ici le compilateur a choisi le registre R6.
 - q La variable Z (résultat de l'opération) est sauvegardée dans la mémoire donnée. La phase de compilation n'affecte pas d'adresses physiques en mémoire (programme ou donnée).
- ∅ Après transformation en mnémotique assembleur le code précédent devient :

63

Compilation d'un programme C

Code C	Mnémotique assembleur (pour un 8051)	Commentaires
X = 15 ;	MOV R7,#0FH	Mettre 15 dans le registre R7 (la variable X).
X++ ;	INC R7	Incrémenter le registre R7 (la variable X).
Y = 2 ;	MOV R6,#02H	Mettre 02 dans le registre R6 (la variable Y).
Y++ ;	INC R6	Incrémenter le registre R6 (la variable Y).
Z = X + Y ;	MOV A,R7	Mettre le contenu du registre R7 (variable X) dans l'accumulateur A.
	ADD A,R6	Ajouter le contenu de l'accumulateur A (variable X) et le contenu du registre R6 (variable Y).
	MOV @Z,A	Mettre de contenu de l'accumulateur A (résultat Z de l'opération) à l'adresse de la variable Z (non définie dans cette phase).
}	RET	Retour de sous programme (fonction main).

64

Compilation d'un programme C



- ∅ L'étape d'édition de liens va :
 - q Affecter des adresses physiques (adresses mémoire donnée) aux variables non affectées à un registre.
 - q Affecter des adresses physiques (adresses mémoire programme) au code.
- ∅ Cette étape tient compte de l'architecture de la cible :
 - q Adresse mémoire donnée.
 - q Adresse mémoire programme.
- ∅ Les mnémoniques peuvent alors être traduits en une suite de « zéros » et de « uns ». Le code C devient :

65

Compilation d'un programme C



Code C	Mnémonique assembleur (pour un 8051)	Suite de « zéros » et de « uns »	
		Adresse mémoire programme	Code machine
X = 15 ;	MOV R7,#0FH	0000	7F
		0001	0F
X++ ;	INC R7	0002	0F
Y = 2 ;	MOV R6,#02H	0003	7E
		0004	02
Y++ ;	INC R6	0005	0E
Z = X + Y ;	MOV A,R7	0006	EF
	ADD A,R6	0007	2E
	MOV @Z,A	0008	F5
		0009	08
}	RET	000A	22

66


Chargement du programme

- ∅ Une fois le code machine sauvegardé dans la mémoire programme aux adresses définies par l'édition de liens le code peut être chargé dans la mémoire programme.
 - q Lorsque le code est compilé sur la machine cible il est chargé par l'outil de développement dans la RAM de l'ordinateur.
 - q Lorsque le code est compilé sur une autre machine que la machine cible (cas des applications embarquées) le code doit être chargé dans la mémoire programme soit:

67

Chargement du programme


- v En utilisant un programmeur.



68

Chargement du programme

v En utilisant une liaison dédiée.



69

En résumé




- ∅ Le fonctionnement d'un ordinateur est basé sur la mémorisation et le traitement de données binaires (suite de « zéros » et de « uns »).
- ∅ La conception et l'analyse du comportement des circuits numériques des ordinateurs et autres systèmes numériques reposent sur l'algèbre de Boole.

70

Algèbre de Boole

∅ George Boole était un mathématicien anglais qui a posé les principes de base de cette algèbre en 1854 dans son traité :

« *An Investigation of the laws of Thought on which to Found the Mathematical Theories of Logic and Probabilities* »




Georges Boole
1815-1864

71

Algèbre de Boole

∅ Claude Shannon, en 1938, alors assistant de recherche au service génie électrique du MIT (Massachusetts Institute of Technology) a suggéré l'utilisation de l'algèbre de Boole pour résoudre le problème de conception de circuits de commutation à relais.

∅ Les techniques de Shannon ont ensuite été utilisées dans l'analyse et la conception des circuits numériques électroniques.



Claude Shannon
1916-2001

72

Algèbre de Boole

- ∅ L'algèbre de Boole est un outil pratique dans deux domaines :
 - q Analyse : c'est une manière de décrire la fonction des circuits numériques.
 - q Conception : En fonction de ce que l'on souhaite faire, on peut appliquer l'algèbre de Boole pour développer une implémentation simplifiée de cette fonction.
- ∅ Comme toute autre algèbre, l'algèbre de Boole utilise :
 - q Des variables : une variable peut prendre :
 - v La valeur 0 (Faux, False, Ouvert, Bloqué,...)
 - v La valeur 1 (Vrai, True, Fermé, Saturé,...)
 - q Des opérateurs : les opérations logiques de base sont :
 - v ET (AND) : $A \cdot B$
 - v OU (OR) : $A + B$
 - v NON (NOT) : \overline{A}

73

Table de vérité

- ∅ Une table de vérité permet de lister la valeur d'une opération pour chaque combinaison possible de valeurs d'opérandes.
- ∅ De manière générale un système à N entrées différentes. Dont chaque entrée peut prendre les valeurs 0 ou 1 de façon indépendante. Aura :
 - ∅ $M = 2^N$ états d'entrée différents.
 - ∅ La table de vérité aura donc $M=2^N$ lignes.
- ∅ On voit rapidement la limite de ce type de représentation!
- ∅ De manière générale deux sorties seront distinctes si leur valeur est différente pour au moins un état d'entrée.
- ∅ Avec un système à N entrées on aura au maximum $L = 2^{2N}$ sorties distinctes.

74

Opérations logiques

∅ INVERSION (NON) : L'opération unaire NON inverse la valeur de cet opérande. La table de vérité est la suivante :

E	S
0	1
1	0

∅ ET : L'opération ET produit VRAI (valeur binaire 1) si et seulement si les deux opérandes sont VRAI. La table de vérité est la suivante :

A	B	S = A.B
0	0	0
0	1	0
1	0	0
1	1	1

75

Opérations logiques

∅ OU : L'opération OU produit VRAI (valeur binaire 1) si l'une ou l'autre des opérandes est VRAI. La table de vérité est la suivante :

A	B	S = A+B
0	0	0
0	1	1
1	0	1
1	1	1

76

Identités de base de l'algèbre de Boole

- ∅ Il existe deux classes d'identités :
 - q Les règles de base (ou postulats) : qui sont déclarées sans être démontrées.
 - q Les autres identités : que l'on peut dériver des postulats de base.

Postulats de base

- ∅ Commutativité
 - q $A \cdot B = B \cdot A$
 - q $A + B = B + A$
- ∅ Associativité
 - q $A \cdot (B \cdot C) = (A \cdot B) \cdot C = (A \cdot C) \cdot B$
 - q $A + (B + C) = (A + B) + C = (A + C) + B$
- ∅ Distributivité
 - q $A \cdot (B + C) = (A \cdot B) + (A \cdot C)$
- ∅ Éléments identité
 - q $1 \cdot A = A$
 - q $0 + A = A$
- ∅ Éléments d'inversion
 - q $A \cdot \bar{A} = 0$
 - q $A + \bar{A} = 1$
- ∅ En l'absence de parenthèses, l'opération ET a la priorité sur l'opération OU.

Autres identités

- ∅ $A + 1 = 1$
q Évident dans la table de vérité.
- ∅ $A + A = A$
q Évident dans la table de vérité.
- ∅ $A \cdot 0 = 0$
q Évident dans la table de vérité.
- ∅ $A \cdot A = A$
q Évident dans la table de vérité.

A	B	OU
0	0	0
0	1	1
1	0	1
1	1	1

A	B	ET
0	0	0
0	1	0
1	0	0
1	1	1

79

Théorème de De Morgan

- ∅ Le théorème de De Morgan permet de calculer des expressions de la forme :
q $\overline{A \cdot B \cdot C \cdot \dots \cdot Z}$
q $\overline{A + B + C + \dots + Z}$
- ∅ Les termes A, B, C, \dots, Z peuvent regrouper plusieurs termes.
- ∅ Le théorème de De Morgan permet de calculer l'inverse de n'importe quelle expression booléenne.
- ∅ L'inverse d'une somme est égal au produit des inverses des termes de la somme :
q $\overline{A + B + C + \dots + Z} = \overline{A} \cdot \overline{B} \cdot \overline{C} \cdot \dots \cdot \overline{Z}$
- ∅ L'inverse d'un produit est égal à la somme des inverses des termes du produit :
q $\overline{A \cdot B \cdot C \cdot \dots \cdot Z} = \overline{A} + \overline{B} + \overline{C} + \dots + \overline{Z}$



Augustus De Morgan
1806-1871

80

Autres identités

$$\emptyset A + A \cdot B = A$$

$$\text{q } A + A \cdot B = A \cdot (1 + B) = A$$

$$\emptyset A + \overline{A} \cdot B = A + B$$

$$\text{q } A + \overline{A} \cdot B = A + \overline{A + \overline{B}} = \overline{\overline{A} \cdot (A + \overline{B})} = \overline{\overline{A} \cdot A + \overline{A} \cdot \overline{B}} = \overline{\overline{A} \cdot \overline{B}} = A + B$$

81

Formes canoniques d'une fonction booléenne

\emptyset Il faut extraire de la table de vérité les équations de chacune des sorties.

\emptyset Une fonction booléenne de plusieurs variables peut toujours être représentée par deux expressions équivalentes (théorème de De Morgan) :

q Minterm : Somme de produits.

§ Somme de toutes les combinaisons pour lesquelles la fonction vaut 1.

q Maxterm : Produit de sommes.

§ Produit de toutes les combinaisons pour lesquelles la fonction vaut 0.

\emptyset Ces deux formes ne sont pas minimales.

82

Exemple : additionneur

∅ on veut faire un additionneur binaire de deux nombres (A et B) codés sur 2 bits.

∅ 1^{ère} étape : table de vérité

- q On a 4 bits d'entrée :
 - v 2 pour coder la nombre A.
 - v 2 pour coder le nombre B.
- q On a donc une table de vérité a $2^4 = 16$ lignes.
- q On a 3 sorties :
 - v 2 pour coder le résultat (S).
 - v 1 pour coder la retenue (C).

83

Exemple : additionneur

A		B		C	S	
A1	A0	B1	B0		S1	S0
0	0	0	0			
0	0	0	1			
0	0	1	0			
0	0	1	1			
0	1	0	0			
0	1	0	1			
0	1	1	0			
0	1	1	1			
1	0	0	0			
1	0	0	1			
1	0	1	0			
1	0	1	1			
1	1	0	0			
1	1	0	1			
1	1	1	0			
1	1	1	1			

84

Exemple : additionneur

∅ 2^{ème} étape : Forme canonique de la fonction

q Retenue (*Minterm*)

$$C = \overline{A1} \cdot A0 \cdot B1 \cdot B0 + A1 \cdot \overline{A0} \cdot B1 \cdot \overline{B0} + A1 \cdot \overline{A0} \cdot B1 \cdot B0 + A1 \cdot A0 \cdot \overline{B1} \cdot B0 + A1 \cdot A0 \cdot B1 \cdot \overline{B0} + A1 \cdot A0 \cdot B1 \cdot B0$$

q Poids fort du résultat (*Minterm*)

$$S1 = \overline{A1} \cdot \overline{A0} \cdot B1 \cdot \overline{B0} + \overline{A1} \cdot \overline{A0} \cdot B1 \cdot B0 + \overline{A1} \cdot A0 \cdot \overline{B1} \cdot B0 + \overline{A1} \cdot A0 \cdot B1 \cdot \overline{B0} + A1 \cdot \overline{A0} \cdot \overline{B1} \cdot \overline{B0} + A1 \cdot \overline{A0} \cdot \overline{B1} \cdot B0 + A1 \cdot A0 \cdot \overline{B1} \cdot \overline{B0} + A1 \cdot A0 \cdot B1 \cdot B0$$

q Poids faible du résultat (*Minterm*)

$$S0 = \overline{A1} \cdot \overline{A0} \cdot \overline{B1} \cdot B0 + \overline{A1} \cdot \overline{A0} \cdot B1 \cdot B0 + \overline{A1} \cdot A0 \cdot \overline{B1} \cdot \overline{B0} + \overline{A1} \cdot A0 \cdot B1 \cdot \overline{B0} + A1 \cdot \overline{A0} \cdot \overline{B1} \cdot B0 + A1 \cdot \overline{A0} \cdot B1 \cdot B0 + A1 \cdot A0 \cdot \overline{B1} \cdot \overline{B0} + A1 \cdot A0 \cdot B1 \cdot \overline{B0}$$

∅ On aurait très bien pu donner la forme *Maxterm*.

∅ Le choix de la forme *Minterm* ou *Maxterm* repose uniquement sur le fait que la table de vérité contient plus de 1 ou de 0 pour la fonction de sortie.

85

Exemple : additionneur

∅ 3^{ème} étape : simplifier les équations.

q Il existe trois méthodes de simplification :

- v Simplification algébrique.
- v Tableaux de Karnaugh.
- v Méthode de Quine et McCluskey

86

Simplification algébrique

∅ La simplification algébrique implique l'application des identités de base de l'algèbre de Boole pour réduire l'expression booléenne à une expression composée de moins d'éléments.

Exemple additionneur (Retenues)

$$C = \overline{A1}.A0.B1.B0 + A1.\overline{A0}.B1.\overline{B0} + A1.\overline{A0}.B1.B0 + A1.A0.\overline{B1}.B0 + A1.A0.B1.\overline{B0} + A1.A0.B1.B0$$

∅ Après simplification on trouve ...

$$C = A1.B1 + A0.B1.B0 + A1.A0.B0$$

Avec un peu (beaucoup) d'entraînement on peut devenir très performant.

C'est un jeu comme un autre...

87

Tables de Karnaugh

∅ La table de Karnaugh est la représentation d'une expression Booléenne d'un petit nombre de variables à l'aide d'un tableau de 2^N cases représentant les combinaisons de valeurs de N variables binaires possibles.

∅ La table de Karnaugh reprend, sous une forme, toutes les informations contenues dans la table de vérité en faisant apparaître les simplifications possibles.

∅ Les termes de la forme $A.\overline{X} + A.X$ sont matérialisés par des blocs de 2^N cases contiguës ayant la même valeur 1.

88

Tables de Karnaugh

∅ Exemple additionneur (retenue)

		B1 B0			
		0 0	0 1	1 1	1 0
A1	A0	0	0	0	0
	0 0				
0	1	0	0	1	0
	0 1				
1	1	0	1	1	1
	1 1				
1	0	0	0	1	1
	1 0				

→ A0.B1.B0
→ A1.B1
→ A1.A0.B0

$$C = A1.B1 + A1.A0.B0 + A0.B1.B0$$

∅ C'est beaucoup moins laborieux que tout à l'heure mais cette méthode est quasi inexploitable lorsque le nombre de variables augmente (quasi inutilisable au delà de 6 variables d'entrée).

89

Méthode de Quine-McKluskey

∅ La méthode de la table de Karnaugh devient extrêmement compliquée pour plus de 4 variables.

∅ Avec 5 variables, il faut deux tables de 16x16, où l'une se place au-dessus de l'autre.

∅ Avec 6 variables, on passe à 4 tables de 16x16.

∅ Une alternative consiste à utiliser une approche tabulaire appelée méthode de Quine-McKluskey

∅ Elle peut se programmer sur un ordinateur pour fournir un outil automatique de minimisation des expressions booléennes.

∅ Aujourd'hui on ne cherche plus à simplifier la forme canonique on laisse ce travail fastidieux à l'ordinateur qui est :

- q Plus rapide.
- q Sans erreur.

90

Autres Fonctions

NON ET (NAND) : L'opération NON ET produit faux (valeur binaire 0) si et seulement si les deux opérandes sont VRAI.

La table de vérité est la suivante :

A	B	$S = \overline{A \cdot B}$
0	0	1
0	1	1
1	0	1
1	1	0

Minterm : $S = \overline{A} \cdot \overline{B} + \overline{A} \cdot B + A \cdot \overline{B}$

Maxterm : $S = \overline{A} + \overline{B}$

è Ces deux formes sont identiques.

è Cette fonction peut s'exprimer en fonction des opérateurs déjà étudiés.

91

Autres Fonctions

NON OU (OR) : L'opération NON OU produit VRAI (valeur binaire 1) si et seulement si les deux opérandes sont à FAUX.

La table de vérité est la suivante :

A	B	$S = \overline{A+B}$
0	0	1
0	1	0
1	0	0
1	1	0

Minterm : $S = \overline{A} \cdot \overline{B}$

Maxterm : $S = (A + \overline{B}) \cdot (\overline{A} + B) \cdot (\overline{A} + \overline{B})$

è Ces deux formes sont identiques.

è Cette fonction peut s'exprimer en fonction des opérateurs déjà étudiés.

92

Autres Fonctions

OU EXCLUSIF : OU exclusif (XOR) : L'opération OU exclusif produit VRAI uniquement lorsqu'une seule des deux opérands (pas les deux) est VRAI.

La table de vérité est la suivante :

A	B	$S = A \oplus B$
0	0	0
0	1	1
1	0	1
1	1	0

Minterm : $A \oplus B = \bar{A} \cdot B + A \cdot \bar{B}$

Maxterm : $A \oplus B = (A + B) \cdot (\bar{A} + \bar{B})$

ê Ces deux formes sont identiques.

ê Cette fonction peut s'exprimer en fonction des opérateurs déjà étudiés.

93

Théorèmes fondamentaux

∅ $A \oplus 0 = A$

q Évident dans la table de vérité.

∅ $A \oplus A = 0$

q Évident dans la table de vérité.

∅ $A \oplus 1 = \bar{A}$

q Évident dans la table de vérité.

∅ $A \oplus \bar{A} = 1$

q Évident dans la table de vérité.

A	B	$A \oplus B$
0	0	0
0	1	1
1	0	1
1	1	0

94

Théorèmes fondamentaux



- ∅ $A \oplus A \oplus A \oplus \dots \oplus A = 0$ ê Si on a un nombre pair de variables.
- ∅ $A \oplus A \oplus A \oplus \dots \oplus A = A$ ê Si on a un nombre impair de variables.
- ∅ $A \oplus B \oplus C \oplus \dots \oplus Z = 0$ ê Si on a un nombre pair de variables à 1.
- ∅ $A \oplus B \oplus C \oplus \dots \oplus Z = 1$ ê Si on a un nombre impair de variables à 0.

∅ Applications :

- q Générateur de parité.
- q C'est un moyen de détecter si une donnée contenue dans la mémoire d'un PC, par exemple, a été altérée (on sauvegarde en plus de la donnée le bit de parité de la donnée).
- q C'est un moyen de détecter si une donnée transmise entre 2 PC par une liaison série, par exemple, a été corrompue (on transmet en plus de la donnée son bit de parité et le récepteur calcul le bit de parité et le compare à celui reçu).
- q C'est un moyen simple et rapide (matériel) de vérifier des erreurs par contre, un nombre pair d'erreurs ne sera pas détecté.

95

Théorèmes fondamentaux



- ∅ $A \cdot (A + B) = A$
 - q $A \cdot (A + B) = A \cdot A + A \cdot B = A + A \cdot B = A(1 + B) = A$
- ∅ $(A + B) \cdot (A + \overline{B}) = A$
 - q $(A + B) \cdot (A + \overline{B}) = A \cdot A + A \cdot \overline{B} + B \cdot A + B \cdot \overline{B}$
 - $= A + A \cdot \overline{B} + B \cdot A$
 - $= A \cdot (1 + \overline{B} + B)$
 - $= A$
- ∅ $\overline{\overline{A}} = A$
 - q Évident.

96


Propriétés du OU Exclusif

- ∅ Commutativité :
 - q $A \oplus B = B \oplus A$
- ∅ Associativité :
 - q $A \oplus (B \oplus C) = (A \oplus B) \oplus C = (A \oplus C) \oplus B$
- ∅ Distributivité :
 - q $A \cdot (B \oplus C) = A \cdot B \oplus A \cdot C$

PORTES

- ∅ La porte est l'élément de base de la logique numérique.
- ∅ Les fonctions logiques sont implantées par l'interconnexion de portes.
- ∅ Une porte est un circuit électronique qui produit un signal de sortie sous forme d'une opération booléenne sur ses signaux d'entrée.
- ∅ Si on est capable de trouver un circuit électrique pour chacune des fonctions de base de l'algèbre de boole (ET, OU, NON)
 - q On sera capable d'obtenir un circuit électrique pour n'importe quelle fonction booléenne.
 - q On pourra créer un ordinateur !

Rappel sur le transistor bipolaire



99

Rappel sur le transistor bipolaire

Ø En régime d'amplification : Cas de l'électronique analogique

- q $I_C = \beta I_B$
- q $I_E \approx I_C$


Ø En régime de saturation : Cas de l'électronique numérique

- q I_C et I_B peuvent être du même ordre de grandeur.
- q $I_E = I_C + I_B$
- q On ne peut plus négliger systématiquement I_B .
- q Lorsque le transistor est saturé :
 - q $V_{BE} \approx 0.7V$
 - q $V_{CE} \approx 0.2V$
 - q $V_{BC} \approx 0.7V$


100

Inversion

Schémas classiques



BPA	Relais (contact)	S




A	T	S

101

ET

Schéma classique




BPA	BPB	Relais (contact)	S

102

ET

Autre schéma classique




A	B	DA	DB	S

103

OU

Schéma classique




BPA	BPB	Relais (contact)	S

104


OU

Autre schéma classique



NON ET


Schéma classique



BPA	BPB	Relais (contact)	S

NON ET

Autre schéma classique




A	B	TA	TB	S

107

NON OU

Schéma classique




BPA	BPB	Relais (contact)	S

108

NON OU

Autre schéma classique




A	B	TA	TB	S

109

OU exclusif

Schéma classique



BPA	BPB	Relais (contact)	S

110


Portes

∅ Pour simplifier les schémas on introduit une représentation symbolique des différentes portes.

111

Inversion

∅ Norme internationale CEI/IEC 60617-12 : 1997




∅ Norme IEEE91




112

ET

∅ Norme CEI




∅ Norme IEEE91




113

OU

∅ Norme CEI




∅ Norme IEEE91




114

NON ET

∅ Norme CEI




∅ Norme IEEE91




115

NON OU

∅ Norme CEI




∅ Norme IEEE91




116

OU Exclusif

∅ Norme CEI



∅ Norme IEEE91



117

PORTES

∅ A mesure que le niveau d'intégration augmente les portes n'ont plus été réalisées avec des composants discrets mais à partir de circuits intégrés qui utilisaient l'intégration à petite échelle (SSI : Small Scale Integration : intégration à petite échelle).

∅ Lorsqu'une puce intègre plus de 1000 composants on parle de circuit LSI (Large Scale Integration : intégration à grande échelle).


∅ Lorsqu'une puce intègre plus de 10000 composants on parle de circuit VLSI (Very Large Scale Integration : intégration à très grande échelle).

∅ La technologie des circuits intégrés a permis de créer les premiers processeurs.


118

Exemple de circuits intégrés

∅ Porte ET (7408)




∅ Porte OU (7432)




119

Exemple de circuits intégrés

∅ Inverseur (7404)




∅ Porte NON ET (7400)




120

Exemple de circuits intégrés

∅ Porte NON OU (7402)



∅ Porte Ou exclusif (7486)



121

PORTES

∅ Généralement on n'emploie pas tous les types de portes dans un design :

- q Réduction des coûts.
- q Simplicité de maintenance.

∅ Il suffit, en effet, d'utiliser un jeu de portes fonctionnelles complet :

- q ET, OU, NON.
- q ET, NON.
- q OU, NON.
- q NON ET.
- q NON OU.

122

PORTES

∅ Exemple avec un circuit NON OU
Table de vérité.

A	B	$\overline{A + B}$	\overline{A}	A . B	A + B
0	0	1	1	0	0
0	1	0	-	0	1
1	0	0	-	0	1
1	1	0	0	1	1

∅ Inverseur : Évident

∅ OU : Évident


∅ ET : De Morgan

$$A \cdot B = \overline{\overline{A} \cdot \overline{B}} = \overline{\overline{A + B}}$$


123

PORTES

∅ Inverseur




∅ ET



124

PORTES

∅ OU



125

PORTES

∅ Néanmoins, chaque fonction logique de base donne lieu à plusieurs circuits en fonction :

- q Du nombre d'entrées.
- q Du type d'entrée (présence ou non d'un trigger).
- q Du type de sortie (collecteur ouvert ou non, drain ouvert ou non).
- q Du type de technologie (AC, ACT, AHC, AHCT, ALS, ALVC, AS, AVC, AVP, CD4K, F, HC, HCT, LS, LV, LVC, S TTL).

∅ Si on regarde chez Texas Instruments on dénombre pas moins de :

- q 48 portes ET.
- q 103 portes NON ET.
- q 33 portes OU.
- q 5 portes "universelles" ET, OU, Inverseuse.
- q 33 portes OU.
- q 42 portes NON OU.
- q 27 portes OU exclusif
- q 65 portes inverseuses.

126

PORTES


∅ Exemple : Différentes portes ET chez Texas Instruments.

AND Gates

DESCRIPTION	OUTPUT	TYPE	TECHNOLOGY																
			AC	ACT	AHC	AHCT	ALS	ALVC	AS	AUC	AUP	CD4K	F	HC	HCT	LS	LV	LVC	S
Single 2 Input		1G08				✓	✓												✓
Dual 2 Input		2G08																	✓
		08	✓*	✓*	✓	✓	✓	✓	✓				✓	✓	✓	✓	✓	✓	✓
Quad 2 Input		CP	✓	✓															
		OC					✓										✓		✓
		4081											✓						
Quad 2-Input Buffers/Drivers		1008							✓										
Quad 2 Input with Schmitt-Trigger Inputs		7001												✓					
Dual 4 Input		21					✓		✓				✓	✓	✓	✓	✓	✓	✓
		4082											✓						
Triple 3 Input		11	✓*	✓			✓		✓				✓	✓	✓	✓	✓	✓	✓
		4073											✓						


127

Les différentes technologies offertes par TI




128

Cycle de vie des différentes technologies



129

Définitions de base



- ∅ Temps de propagation : t_{pd} .
- ∅ Temps de montée : t_r (rise time).
- ∅ Temps de descente : t_f (fall time).
- ∅ Tension de sortie à l'état haut : V_{OH} .
- ∅ Tension de sortie à l'état bas : V_{OL} .

130

Définitions de base

- ∅ Lorsque l'on parle de vitesse il faut avoir 2 notions en tête :
 - q Le temps de propagation à l'intérieur de la porte
 - v Plus t_{pd} est petit plus le circuit est rapide.
 - v $t_{pd(LH)}$: temps de propagation pour passer d'un niveau bas à un niveau haut.
 - v $t_{pd(HL)}$: temps de propagation pour passer d'un niveau haut à un niveau bas.
 - v Ces temps sont mesurés en prenant comme instant d'origine et de fin le moment où le signal passe par un potentiel fixé par le constructeur (en général la moitié de l'amplitude de sortie).
 - v Attention la capacité de la charge (C_L) en sortie modifie les temps de propagation (plus C_L est élevée plus le temps de propagation augmente).

- ∅ On peut définir un temps de propagation moyen :

$$T_{pd}(\text{average}) = \frac{1}{2} (t_{pd(LH)} + t_{pd(HL)})$$

- v En général $t_{pd(LH)} > t_{pd(HL)}$

131

Définitions de base

- q Le slew rate
 - v Le temps de montée et le temps de descente sont mesurés entre 10% et 90% de l'amplitude du signal de sortie.
 - v Slew rate : $\frac{dV}{dt} = \frac{(V_{OH} - V_{OL}) \times 80\%}{t_r \text{ (ou } t_f)}$
 - v Plus le temps de montée ou de descente est faible plus le slew rate est important.
 - v Plus le slew rate est important plus la technologie est bruyante.

- ∅ Le temps de propagation et le slew rate ne sont pas nécessairement des grandeurs proportionnelles.

132

Définitions de base

∅ Sortance (*fan out*)

q Lors des associations de circuits, la somme des courants d'entrée (I_i) ne doit pas être supérieure au courant de sortie (I_o) du circuit qui la commande.

q La sortance est le nombre maximal de charge qu'une sortie peut commander.

q Elle s'exprime en unité de charge U. L., la référence étant la porte TTL standard.

q Sortance à l'état bas :

$$S = \frac{I_{OL \text{ min}}}{I_{IL \text{ max}}} = \frac{I_{OL \text{ min}}}{1,6 \text{ mA}} \text{ en U. L.}$$

q Sortance à l'état haut :

$$S = \frac{I_{OH \text{ max}}}{I_{IH \text{ max}}} = \frac{I_{OH \text{ max}}}{40 \mu\text{A}} \text{ en U. L.}$$

133

Définitions de base

∅ Entrance (*fan in*)

q C'est le nombre de charges que présente un circuit en entrée pour une sortie l'alimentant.

q Elle s'exprime en U. L. avec la porte TTL standard comme référence.

q Entrance à l'état bas :

$$E = \frac{I_{IL \text{ max}}}{I_{IH \text{ max}}} = \frac{I_{IL \text{ max}}}{40 \mu\text{A}} \text{ en U. L.}$$

q Entrance à l'état haut :

$$E = \frac{I_{OH \text{ max}}}{I_{OL \text{ min}}} = \frac{I_{OH \text{ max}}}{1,6 \text{ mA}} \text{ en U. L.}$$


134

Choix d'une famille logique


- ∅ Le concepteur doit faire attention à :
 - q la vitesse.
 - q La tension d'alimentation.
 - q La possibilité d'avoir un courant de sortie suffisant.
 - q La consommation.
 - q La facilité d'utilisation (on considère qu'une technologie peu sensible au bruit est plus facile à mettre en œuvre).
 - q Le type de boîtier (peut poser des problèmes de réalisation pour des grandes séries).

- ∅ En général il faut faire un compromis comme par exemple :
 - q Courant de sortie en fonction du temps de propagation.
 - q Le temps de propagation en fonction de la tension d'alimentation.

Courant de sortie en fonction du temps de propagation




Temps de propagation en fonction de la tension d'alimentation




Fonction de transfert d'une porte inverseuse

∅ Pour mixer différentes technologies sur une même carte il faut bien prendre en compte les niveaux de fonctionnement.



Fonction de transfert d'une porte inverseuse


- ∅ Fonction de transfert d'une porte inverseuse :
 - q Tant que la tension d'entrée au niveau bas est inférieure à un seuil (V_{ILmax}) la tension de sortie est supérieure à un seuil (V_{OHmin}).
 - q Dès que la tension d'entrée devient supérieure à un seuil V_{IHmin} la tension de sortie passe à l'état bas et est inférieure à un seuil (V_{OLmax}).
 - q Le fonctionnement normal de la porte est obtenu pour :
 - v Une tension d'entrée inférieure à V_{ILmax} .
 - v Une tension d'entrée supérieure à V_{IHmin} .
 - q En réponse on a :
 - v Une tension de sortie supérieure à V_{OHmin} .
 - v Une tension de sortie inférieure à V_{OLmax} .
- ∅ Pour un fonctionnement correct il faut que les niveaux de sortie du circuit 1 soient compatibles avec les niveaux d'entrées du circuit 2.



139


Fonction de transfert d'une porte inverseuse

- ∅ Marge de bruit :
 - q Niveau haut : $V_{OHmin} - V_{IHmin}$
 - q Niveau bas : $V_{ILmax} - V_{OLmax}$
- ∅ Il est souhaitable d'avoir :
 - q La marge de bruit la plus large possible.
 - v Grande immunité aux parasites (*overshoot* et *undershoot*)
 - q La région d'incertitude la plus faible possible.
 - v $V_{IHmin} - V_{ILmax}$
 - v Lorsque la tension d'entrée se situe dans la zone d'incertitude on ne peut pas savoir comment va réagir la sortie.




140

Compatibilité d'association de différentes technologies



141


Tension de fonctionnement de divers technologies



142

Maintien de l'entrée

- ∅ Maintien le dernier état d'entrée connu. Évite les entrées flottantes.
- ∅ Élimine la nécessité d'une résistance sur les entrées non utilisées ou les broches d'entrée/sortie flottantes.
- ∅ Augmentation négligeable de la puissance consommée par le système.




- ∅ Principales familles bénéficiant de cette technologie :
 - q ABT, ALVC, ALVT, AVC, AUC, FCT, GTL, GTLP, LVC, LVT, VME.

143

Résistance série d'amortissement

- ∅ Améliore l'intégrité des signaux.
- ∅ Fournie une meilleure adaptation d'impédance.
- ∅ Élimine la nécessité d'une résistance série externe.



- ∅ Principales familles bénéficiant de cette technologie :
 - q ABT, ALVC, ALVT, F, GTLP, LVC, LVT, VME.

144

Exemple : Technologie sur le déclin

Arithmetic Logic Units

DESCRIPTION	TYPE	TECHNOLOGY		
		AS	LS	S
Arithmetic Logic Units/Function Generators	181	✓	✓	
	381			✓
Look-Ahead Carry Generators	182			✓

Comparators (identity)

DESCRIPTION	OUTPUT	TYPE	TECHNOLOGY		
			ALS		F
8 Bit Identity (P=Q)		521	✓		✓
8 Bit Identity (P=Q) with Input Pullup Resistors	OC	518	✓		
8 Bit Identity (P=Q) with Input Pullup Resistors		520	✓		✓
12 Bit Address		679	✓		

Comparators (magnitude)

DESCRIPTION	TYPE	TECHNOLOGY						
		ALS	AS	CD4K	HC	HCT	LS	S
4 Bit	85				✓	✓	✓	✓
	4063			✓				
	4585			✓				
8 Bit	682				✓		✓	
	684				✓		✓	
	688	✓			✓	✓	✓	
	689		✓		✓		✓	
	885		✓					


145

Exemple : Technologies récentes

DEVICE	NO. PINS	DESCRIPTION	AVAILABILITY		
			DSBGA	SOP	SOT
SN74AUP1G02	5	Low-Power Single 2-Input NOR Gates		✓	✓
SN74AUP1G04	5	Low-Power Single Inverter Gates		✓	✓
SN74AUP1G08	5	Low-Power Single 2-Input Positive-AND Gates	✓	✓	✓
SN74AUP1G14	5	Low-Power Single Schmitt-Trigger Inverters		✓	✓
SN74AUP1G17	5	Low-Power Single Schmitt-Trigger Buffers		✓	✓
SN74AUP1G32	5	Low-Power Single 2-Input OR Gates		✓	✓
SN74AUP1G57	6	Low-Power Configurable Multiple-Function Gates	✓	✓	✓
SN74AUP1G58	6	Low-Power Configurable Multiple-Function Gates	✓	✓	✓
SN74AUP1G80	5	Low-Power Single Positive-Edge-Triggered D-Type Flip-Flops		✓	✓
SN74AUP1G97	6	Low-Power Configurable Multiple-Function Gates	✓	✓	✓
SN74AUP1G98	6	Low-Power Configurable Multiple-Function Gates	✓	✓	✓

146

Pourquoi des portes uniques (little logic) ?



- ∅ Rajouter une porte pour modifier une erreur de design sur un circuit ASIC.

147

Historique

- ∅ Lorsque Philips a introduit les PLAs sur le marché au début des années 1970 leur principaux inconvénients étaient :
 - q Le prix.
 - q Les vitesses relativement faibles.
- ∅ Ces deux inconvénients majeurs étaient liés au fait que la matrice ET et la matrice OU étaient programmables.
- ∅ Pour pallier à ces inconvénients MMI (aujourd'hui AMD) a développé les PALs. Ces circuits disposés d'une matrice ET programmable mais d'une matrice OU fixe.

148

Historique


∅ Le premier circuit programmable par l'utilisateur est la mémoire de type ROM (Read Only Memory). Le principe est très simple :

- q Les lignes d'adresses : représentent les entrées de la fonction logique.
- q Les cellules mémoire : contiennent toutes les valeurs de la fonction de sortie.
- q Chaque ligne de donnée : représente la sortie de la fonction logique.

∅ Exemple : additionneur

- ∅ On a 4 entrées => 4 bits d'adresse.
=> mémoire de $2^4 = 16$ mots.
- ∅ On a 3 sorties => La taille des mots doit être de 3 bits.

Historique



Historique

∅ La méthode est très simple mais très fastidieuse lorsque le nombre d'entrées augmente. De plus, les tailles mémoires disponibles font que la plupart des entrées et des sorties ne sont pas utilisées.


∅ Néanmoins, aujourd'hui, c'est une méthode très souvent utilisée dans les FPGA pour coder une fonction quelconque. Ces blocs mémoire portent le nom de LUT (Look Up Table) et sont programmés de façon transparente, pour l'utilisateur, à partir de la forme canonique.

151


Représentation schématique

∅ Pour simplifier la structure interne des PALs on adopte souvent la représentation simplifiée suivante :

ET a 4 entrées




Représentation simplifiée d'un ET a 4 entrées




152

Architecture d'un PLA



153

Architecture d'un PAL



154

Exemple :





Schéma bloc d'un ispGAL 22LV10

155


Exemple :



Matrice d'interconnexion d'un ispGAL 22LV10

156


Exemple :



Structure d'un OLMC (Output Logic MacroCell) d'un ispGAL 22LV10

157


Exemple :



Structure d'un OLMC d'un ispGAL 22LV10 : Mode registre

158


Exemple :



Structure d'un OLMC d'un ispGAL 22LV10 : Mode registre

159


Exemple :



Structure d'un OLMC d'un ispGAL 22LV10 : Mode combinatoire

160

Exemple :



Structure d'un OLMC d'un ispGAL 22LV10 : Mode combinatoire

161

PAL

- ∅ L'introduction des PALs a profondément révolutionné la manière de concevoir des systèmes numériques avec parallèlement :
- ∅ L'évolution des outils logiciel :
 - q Forme canonique.
 - q Schématique.
 - q Langage de haut niveau : VHDL (Very High Speed Integrated Circuit, Hardware description Language).
- ∅ L'évolution des outils matériel :
 - q Programmeur de circuits.
 - q Programmation *in situ*.
- ∅ L'évolution des technologies :
 - q Quelques centaines de portes (PAL).
 - q Quelques milliers de portes (CPLD).
 - q Plusieurs millions de portes (FPGA).
- ∅ La diminution des coûts :
 - q Du logiciel.
 - q Du matériel.


162

PAL

- ∅ Les PALs fournissent environ 50 fois plus de portes dans un même composant qu'un circuit logique standard.
- ∅ Les CPLDs étendent la densité des SPLDs.
- ∅ Le concept est d'avoir quelques PLDs dans un seul circuit avec une matrice d'interconnexion.
- ∅ Les temps de propagation entrées/sorties sont déterministes.
- ∅ La fréquence de travail peut atteindre 200MHz.
- ∅ Les coûts de développement sont faibles :
 - q Les CPLDs sont reprogrammables il est donc facile et très peu chère de changer ou modifier un design.
 - q Les outils de développement sont très souvent gratuits.
- ∅ La taille des cartes est réduite :
 - q Les CPLDs offrent un haut niveau d'intégration (grand nombre de portes sur une petite surface).
- ∅ Maintenance :
 - q Avec les PLDs il suffit de maintenir et donc de stocker un seul composant.

163

Architecture d'un CPLD




164

FPGA

- ∅ En 1985, Xilinx introduit sur le marché un nouveau type de PLD le FPGA.
- ∅ Un FPGA comprend :
 - q Des cellules logiques identiques.
 - q Un réseau d'interconnexion total.
- ∅ Il existe deux types de FPGA :
 - q Les FPGAs basés sur des SRAMs : ils peuvent être reprogrammés autant de fois que l'on veut. En fait ils doivent être reprogrammés chaque fois que l'alimentation est coupée. Une EPROM série ou un cordon JTAG permet de recharger l'architecture du système. Pour ces FPGAs :
 - v Une SRAM détermine les interconnexions.
 - v Des SRAMs définissent la logique dans des LUT.
 - q Les FPGAs basés sur des OTPs : Ils sont programmable une seule fois. Pour ces FPGAs :
 - v Les interconnexions sont basées sur une technologie anti-fusible.
 - v La logique est basée sur des portes standards.


165

Architecture d'un FPGA



166

Conception d'un circuit à partir d'un schéma



167

Conception d'un circuit à partir d'un schéma

- ∅ La netlist est un fichier texte qui décrit le schéma. Elle est générée automatiquement par l'outil de développement.
- ∅ La netlist est un moyen compacte, pour les autres programmes de comprendre :
 - q Quelles portes sont utilisées.
 - q Comment les interconnecter.
 - q Quel est le nom des entrées/sorties.
- ∅ Le format EDIF est un format de netlist très répandu dans l'industrie.
- ∅ Il existe d'autre format comme par exemple le format XNF (Xilinx Netlist Format) utilisé par Xilinx.

168

Conception d'un circuit à partir d'un schéma



- ∅ L'outil de saisie de schéma trouve rapidement ces limites. Par exemple si l'on veut réaliser un multiplieur de deux nombres de 16 bits. Il faut :
 - q 16 bits d'entrée pour l'opérande A.
 - q 16 bits d'entrée pour l'opérande B.
 - q 32 bits de sortie pour le résultat.
 - q Soit un total de 64 entrées/sorties.
 - q Environ 6000 portes logiques.
 - q Sur une page de schématique on place classiquement 200 portes logiques.
 - q Soit environ 30 pages de schématique à saisir.
 - q A noter que si l'on travaille avec des portes logiques il faudrait en plus les câbler.

- ∅ Un outil de saisie de schéma est forcément lié aux outils du vendeur. Si l'on change de fournisseur de composants il faut refaire le schéma.

169

Conception d'un circuit à partir d'un schéma







- ∅ Pour ce genre de design il est préférable d'utiliser un langage de description de haut niveau.

- ∅ Si l'on souhaite maintenant réaliser un multiplieur de deux nombres de 32 bits il faut tout refaire et un tel design représente environ 90 pages de schématique. Avec un langage de haut niveau il faut simplement changer 2 constantes dans un fichier texte...

- ∅ Il y a principalement deux langages de description de haut niveau :
 - q Le VHDL.
 - q Le Verilog.

170





Flot de conception



∅ Un outil de synthèse permet d'obtenir une netlist à partir d'un fichier texte écrit en langage de description de haut niveau.

∅ Les conceptions en logique programmable sont vérifiées en utilisant un simulateur. C'est un programme qui permet de vérifier les fonctionnalités du système et d'analyser le comportement temporel d'un circuit.

∅ L'utilisation d'un langage de description matériel (HDL : Hardware Description Language) permet de voir le comportement du système sur des composants de différentes marques en utilisant simplement le synthétiseur des différents constructeurs.

∅ La simulation fonctionnelle vérifie simplement le fonctionnement logique du système sans tenir compte des temps de propagation à l'intérieur du circuit.

175

Flot de conception



∅ La simulation fonctionnelle s'effectue directement sur le fichier en langage HDL sans passer par l'étape de synthèse (gain de temps).

∅ Une fois que la simulation fonctionnelle donne les résultats attendus. Il faut passer à la synthèse et générer la netlist.

∅ La netlist décrit le système en utilisant les portes particulières contenues dans le circuit choisi.

∅ Une fois le système complètement vérifié on peut l'implanter dans le composant choisi.

∅ Le traducteur comprend plusieurs programmes qui vont transformer la netlist pour les étapes suivantes.

176

Flot de conception

- ∅ La phase de traduction comprend :
 - q L'optimisation.
 - q Le choix des portes réellement présentes dans le composant.
 - q La vérification que le nombre de portes nécessaires n'excède pas le nombre réel de portes contenues dans le circuit.
- ∅ La phase de traduction donne lieu généralement à un rapport qui permet de conclure si le circuit choisi est bien adapté.
- ∅ La phase d'implantation dure plus ou moins longtemps suivant la nature de la fonction et le type de composant.
- ∅ Cette phase utilise un installateur (fitter) pour un CPLD.

177

Flot de conception

- ∅ La structure régulière d'un CPLD limite le nombre de degrés de liberté au moment de l'implantation. Ce qui n'est pas le cas pour un FPGA. De même, cette phase est rallongée lorsque l'on impose des contraintes :
 - q Position des entrées/sorties sur les broches du circuit (*pin locking*).
 - => Un mauvais choix du concepteur peut bloquer cette étape.
- ∅ La phase d'implantation utilise un placeur & router pour un FPGA.
 - q Le placeur sélectionne les modules spécifiques ou les blocs logique.
 - q Le routeur réalise l'interconnexion entre les différentes portes.

178

Flot de conception



∅ La plupart des outils de placement routage sont automatiques, l'utilisateur peut donc ne pas s'intéresser, en détail, à l'architecture interne du composant. Néanmoins, dans certains cas critiques, l'utilisateur peut lui même effectuer le placement et/ou le routage de façon manuelle. Ce mode nécessite de la part de l'utilisateur, une parfaite connaissance de l'architecture interne du composant sélectionné.

∅ L'étape de placement routage, en raison de sa complexité, est une étape relativement longue surtout si l'on rajoute des contraintes :

q Temps de propagation maximum (chemins critiques)

=> Une contrainte trop sévère peut bloquer cette étape.

∅ Cette étape fournit des informations relativement précise sur les temps de propagation.

179

Flot de conception



∅ Pour connaître, très précisément, le fonctionnement dynamique du circuit il est possible de fournir après cette étape des informations (rétro annotation) qui permettront au simulateur de faire une simulation temporelle proche de la réalité. Cette simulation prend en compte le temps passé à la fois dans les portes et au niveau des interconnexions.

∅ Le flot de bits (*bitstream*) peut maintenant être chargé à l'intérieur du composant. Il contient toutes les informations utiles pour définir la logique et les interconnexions entre les différentes portes.

∅ Comme les technologies basées sur des SRAMs perdent leur contenu dès que l'alimentation est coupée le flot de bits peut être sauvegardé dans une PROM série qui servira à recharger le composant programmable chaque fois que la carte est alimentée.

180

Flot de conception

- ∅ Pour les technologies basées sur des anti-fusibles le composant est programmé une fois pour toute grâce aux informations contenues dans le flot de bits.
- ∅ Lors de la phase de mise au point les technologies basées sur des SRAMs peuvent être chargées via un cordon de type JTAG.
- ∅ Une fois le comportement du composant simulé avant et après routage puis programmé, les causes de non fonctionnement sont principalement du a des spécifications incorrectes où a des parties non simulées.

VHDL Historique

- ∅ Au départ le langage VHDL n'a pas été conçu comme un langage de description matérielle.
- ∅ Cette lacune le rendait au départ impropre à la synthèse automatique et inapte à la simulation détaillée de composants réels.
- ∅ Aujourd'hui c'est un élément incontournable de la panoplie du concepteur de circuits logiques programmables.
- ∅ Le langage VHDL assure au moins en théorie :
 - q La pérennité
 - q La portabilitédes développements
- ∅ VHDL signifie VHSIC (Very High Speed Integrated Circuits) Hardware Description Language.

VHDL Historique

∅ Ce langage est né sous l'impulsion du département de la défense américaine qui souhaitait un outil propre à décrire des cahiers des charges non ambigus.

∅ Le VHDL est donc né du besoin d'outils de spécification de haut niveau dans le but de simplifier le développement de projets très complexes par des équipes importantes.

∅ La publication de la première norme IEEE date de 1987.

∅ La révision fondamentale date de 1993. Elle conserve la compatibilité avec le standard originel de 1987, mais enrichit le langage de nouveaux opérateurs et de nouveaux types.

∅ A méditer :

q - « Adopter le langage VHDL n'est, en soi, absolument pas un gage de qualité de conception ».

q - « Un mauvais concepteur, armé de VHDL, produira des projets qui seront encore plus mauvais ».

183

Structure de base du langage VHDL

```
PORTE.VHD
LIBRARY IEEE ;
USE IEEE.STD_LOGIC_1164.ALL ;
ENTITY Porte_ET IS
  PORT ( A, B : IN STD_LOGIC ;
        C : OUT STD_LOGIC ) ;
END Porte_ET ;
ARCHITECTURE Archi_porte_ET OF Porte_ET IS
BEGIN
  C <= A AND B ;
END Archi_porte_ET ;
```

Nom du fichier

Référence de la librairie utilisée

Partie de la librairie que l'on va utiliser

Entité

- ∅ Description des objets à synthétiser vue de l'extérieur.
- ∅ Nom et nature des entrées.
- ∅ Nom et nature des sorties.
- ∅ C'est l'équivalent de la boîte du composant.

Architecture

- ∅ Description du comportement de l'objet.
- ∅ Une architecture est forcément associée à une entité.
- ∅ Une même entité peut avoir plusieurs architectures.

184

Structure de base du langage



- ∅ Les commentaires sont toujours précédés par deux signes moins et se terminent au passage à la ligne.
- ∅ Chaque instruction VHDL se termine par un point virgule.
- ∅ Les clauses LIBRARY et USE ne sont pas globales à l'ensemble d'un fichier source. Leur effet s'arrête dès la déclaration d'une nouvelle entité.
- ∅ Un des problèmes de VHDL, et des langages de haut niveau en général, est que l'on peut très bien avoir :
 - q Une description correcte qui se simule parfaitement.
 - q Mais dont la synthèse est rigoureusement impossible.
- ∅ Quand on utilise un simulateur VHDL, on compile un code VHDL. Le résultat de cette compilation devient une librairie qui apporte à son futur utilisateur de nouveaux objets prêts à être réemployés.
- ∅ Lors de la synthèse, la compilation aboutit à un montage constitué d'éléments logiques de base (portes et bascules) interconnectés. Cette description est ensuite optimisée en fonction de la technologie cible puis placée-routée dans le composant choisi.

185

Éléments de base du langage



Identificateurs

- ∅ Le premier caractère doit être une lettre.
- ∅ Le dernier caractère ne doit pas être un *underscore* « _ ».
- ∅ Deux *underscores* à la suite sont interdits « __ ».
- ∅ Le langage n'est pas sensible à la différence majuscules minuscules.

Caractères

- ∅ Ils sont délimités par des guillemets simple, et certains caractères spéciaux prédéfinis.
- ∅ Exemples : 'A', 'z', CR (Retour Chariot), LF (*Line feed*).

186

Éléments de base du langage



Chaînes de caractères

∅ Elles sont délimitées par des guillemets doubles.

∅ Exemple : "Bonjour".

Bits

∅ Deux valeurs prévues : '0' et '1' sont délimitées par des guillemets simples.

Vecteurs de bits

∅ Ils sont délimités par des guillemets doubles. Le caractère *underscore* est ignoré dans une chaîne de 0 et de 1.

∅ Exemples : "1101_0011", "11010011", X"D3" représentent la même valeur.

187

Éléments de base du langage



Il y a ambiguïté entre :

∅ Le caractère '1' et le bit '1'. Pour lever l'ambiguïté on doit spécifier le type.

q Exemples : character('1') ;
 bit('1') ;

∅ La chaîne de caractères "0110" et le vecteur de bits "0110". Pour lever l'ambiguïté on doit spécifier le type.

q Exemples : string("0110") ;
 bit_vector("0110") ;

188

Éléments de base du langage



Types étendus

∅ Pour représenter des états autres que 0 et 1, on fait appel à une extension du langage (la librairie IEEE 1164) qui offre le type STD_LOGIC constitué de neuf états :

- q U : non initialisé
- q X : Inconnu forcé
- q 0 : "zéro" forcé
- q 1 : "Un" forcé
- q Z : Haute impédance
- q W : Inconnu faible
- q L : "zéro" faible (pull-down)
- q H : "Un" faible (pull-up)
- q - : Indifférent

Booléens (boolean)

∅ Bien que le type booléen ne puisse prendre que deux valeurs : true et false, il n'est pas compatible avec le type bit.

∅ Les instructions de comparaison génèrent un résultat booléen.

189

Éléments de base du langage



Constantes

∅ Permettent de faciliter l'écriture et la modification de valeurs fixes lorsqu'elles sont répétitives.

∅ La portée d'une constante est limitée à la zone où elle est déclarée.

∅ Exemple : CONSTANT taille : INTEGER : 16 ;

Signaux

∅ Ils représentent toujours une équipotentielle.

∅ les signaux peuvent être initialisés lors de leur déclaration.

- q Cette pratique simplifie la simulation.
- q Beaucoup d'outils de synthèse ignorent ou interprètent mal cette initialisation.

∅ L'affectation d'une valeur à un signal se note : Signal <= valeur ;

190

Éléments de base du langage



Variables

- ∅ Leur utilisation est délicate.
- ∅ Peu de synthétiseur du marché les traitent correctement.
- ∅ Elles ne sont utilisables et n'ont d'existence :
 - q Qu'à l'intérieur des Process.
 - q Que dans les sous programmes.
- ∅ Elles ne sont pas censées conserver leur valeur entre deux activation du process.
- ∅ Elles n'ont pas nécessairement de représentation physique cohérente.
- ∅ L'affectation d'une valeur à une variable se note :
Variable := Valeur ;

191

Éléments de base du langage



Scalaires

- ∅ Ces types sont ordonnés et permettent, par exemple, la comparaison.
- ∅ Ils se divisent en plusieurs classes :
 - q Les entiers.
 - q Les réels.
 - q Les énumérations.
 - q Les types physiques.
- ∅ Les entiers
 - q Le type entier (INTEGER) peut être qualifié dans un interval (range)
 - q Exemple : Variable i : INTEGER RANGE 0 TO 16 ;
 - q Le sous-type NATURAL représente les entiers non-positifs.
 - q Le sous-type POSITIVE représente les entiers positifs.
 - q Les entiers n'ont aucun rapport avec les vecteurs de bits.

192

Éléments de base du langage



∅ Les réels

q Sont d'assez peu d'utilité pour la synthèse mais peuvent s'avérer utiles pour la simulation.

∅ Énumération

q c'est une liste de valeurs possibles pour le type donné.

q Syntaxe : TYPE nom_énumération IS (Valeur1, Valeur2,...,ValeurN) ;

∅ Types physiques

q Servent à mesurer des grandeurs physiques, comme le temps dont les unités sont : fs, ns, us, ms, sec, min, hr.

q Ils ne servent pas à la synthèse.

193

Éléments de base du langage



Tableaux

∅ Les seuls tableaux prédéfinis sont :

- q Les BIT_VECTOR.
- q Les STD_LOGIC_VECTOR.
- q Les STRING.

∅ On spécifie la déclaration de l'indice par

- q TO (croissant).
- q DOWNTO (décroissant).

∅ Syntaxe :

TYPE nom_tableau IS ARRAY (Direction.indice) OF nature_éléments;

194

Éléments de base du langage



Enregistrements

∅ C'est la notion classique des langages de programmation.

∅ syntaxe :

```
TYPE nom_enregistrement IS RECORD
    champ1 : type_champ1 ;
    champ2 : type_champ2 ;
    .....
    champN : type_champN ;
END RECORD ;
```

∅ Utilisation de la variable :

```
Variable.champ1
Variable.champ2
```

195

Éléments de base du langage



Attributs

∅ Permettent de récupérer de l'information sur la nature des objets.

∅ Quelques attributs utiles :

q 'left	: valeur de gauche.
q 'right	: valeur de droite.
q 'high	: valeur supérieure.
q 'low	: valeur inférieure.
q 'length	: longueur.
q 'range	: portée.
q 'reverse_range	: portée inverse.

196

Opérateurs logiques

- ∅ Classés par ordre croissant de précédences.
- ∅ Applicables sur booléens, bits et dérivés.

Opérateur	Description	Résultat
not	Complément logique unaire	même type
and	ET logique	même type
or	OU logique	même type
nand	NON ET logique	même type
nor	NON OU logique	même type
xor	OU Exclusif logique	même type
nxor	NON OU Exclusif logique	même type

197

Opérateurs relationnels

- ∅ Classés par ordre croissant de précédences.
- ∅ Applicables sur type scalaire.

Opérateur	Description	Résultat
=	égalité	Booléen
/=	Inégalité	Booléen
<	Inférieur	Booléen
<=	Inférieur ou égal	Booléen
>	Supérieur	Booléen
>=	Supérieur ou égal	Booléen

198

Opérateurs arithmétiques

- ∅ Classés par ordre croissant de précédences.
- ∅ Applicables sur les vecteurs de bits et types numériques.

Opérateur	Description	Résultat
+	Addition	même type
-	Soustraction	même type
abs	Valeur absolue	même type
&	Concaténation	même type, plus large

199

Opérateurs arithmétiques (non synthétisable par nature)

- ∅ Classés par ordre croissant de précédences.
- ∅ Applicables sur les types numériques (entiers signés et non signés, flottants).

Opérateur	Description	Résultat
*	Multiplication	dépend
/	Division	dépend
mod	Modulo sur entiers	entier
rem	Reste sur entiers	entier

200

Opérateurs de décalage

- ∅ Classés par ordre croissant de précédences.
- ∅ Applicables sur les tableaux d'éléments bits ou étendus.

Opérateur	Description	Résultat
sll	Décalage logique à gauche	même type
srl	Décalage logique à droite	même type
sla	Décalage arithmétique à gauche	même type
sra	Décalage arithmétique à droite	même type
rol	Rotation à gauche	même type
ror	Rotation à droite	même type

201

Modélisation en langage VHDL

Il y a trois moyens de modéliser un composant :

- ∅ Structurale (*structural*) : description d'un montage sous forme textuelle. Ceci revient à décrire un schéma (composants, interconnexions entre les composants). Cette méthode revient pratiquement à écrire une *netlist*.
- ∅ Flot de données (*Dataflow*) : Utilisation d'instructions concurrentes décrivant le flux des données.
- ∅ Comportementale (*Behavioral*) : Utilisation de *process* à l'intérieur desquels les instructions se déroulent de manière séquentielle. Ce type de modélisation est aussi appelée niveau RTL (*Register Transfer Level*) pour qualifier une modélisation comportementale synthétisable.

202

IF

∅ Disponible uniquement à l'intérieur d'un process.

∅ Syntaxe :

```
IF condition THEN
  instruction ;
[ instruction ] ;
[ ELSIF condition THEN
  instruction ;
  [ instruction ] ; ]
[ ELSE condition THEN
  instruction ;
  [ instruction ] ; ]
END IF ;
```

∅ Si plusieurs IF indépendants se suivent pour tester une même variable (ou signal), le dernier test sera prioritaire sur ceux qui le précèdent.

∅ Il faut se méfier des clauses incomplètes qui peuvent engendrer des synthèses plus gourmandes en nombre de portes. 203

CASE

∅ Disponible uniquement à l'intérieur d'un process.

∅ Syntaxe :

```
CASE expression IS
  WHEN valeur1           => instruction ; [ instruction ; ]
  [ WHEN valeur2         => instruction ; [ instruction ; ] ]
  [ WHEN valeur3 | valeur4 => instruction ; [ instruction ; ] ]
  [ WHEN OTHERS          => instruction ; [ instruction ; ] ]
ou
  [ WHEN OTHERS          => NULL ; ]
END CASE ;
```

FOR...LOOP



∅ Disponible uniquement à l'intérieur d'un process.

∅ Syntaxe :
[étiquette :] FOR indice IN intervalle LOOP
 instruction ;
 [instruction ;]
END LOOP [étiquette :] ;

∅ Indice est un identificateur implicite ou une variable déclarée.

∅ intervalle délimite un sous-ensemble fini exemple :
q 31 DOWNTO 0
q 1 TO 3

205

WHILE...LOOP



∅ Disponible uniquement à l'intérieur d'un process.

∅ Syntaxe :
[étiquette :] WHILE condition LOOP
 instruction ;
 [instruction ;]
END LOOP [étiquette :] ;

206

NEXT



- ∅ Disponible uniquement à l'intérieur d'un *process*.
- ∅ Elle s'utilise à l'intérieure d'une boucle.
- ∅ Elle permet de sauter les instructions qui suivent et de passer directement à l'instruction END LOOP.
- ∅ Syntaxe : NEXT [étiquette :] [WHEN condition] ;

EXIT

- ∅ Disponible uniquement à l'intérieur d'un *process*.
- ∅ Elle s'utilise à l'intérieure d'une boucle.
- ∅ Elle permet de terminer l'exécution de la boucle.
- ∅ Syntaxe : EXIT [étiquette :] [WHEN condition] ;

207

WAIT



- ∅ Disponible uniquement à l'intérieur d'un *process*.
- ∅ Elle suspend la simulation du *process*.
- ∅ Syntaxe :
 - q WAIT ; -- suspension définitive.
 - q WAIT ON signal ; -- Attend jusqu'à ce qu'un signal change d'état.
 - q WAIT UNTIL condition ; -- Attend jusqu'à ce qu'une condition soit vrai.
 - q WAIT FOR durée ; -- Attente pendant un certain temps.

208

Les process

∅ Un *process* est une région de code VHDL qui représente une tâche indépendante à l'intérieure de laquelle l'exécution des instructions est séquentielle, mais sans que le temps progresse.

∅ Si plusieurs *process* sont déclarés (y compris dans la même section «architecture») ils se dérouleront indépendamment et simultanément.

∅ Dans un *process*, peuvent intervenir des signaux mais aussi des variables qui sont locales au *process* (dans lequel elles sont obligatoirement déclarées).

∅ La déclaration d'un *process* est en général suivie d'une liste de signaux (*sensitivity list*) dont le changement d'état déclenche l'exécution du *process*.

Les process

∅ Lorsque le *process* est activé, c'est à dire au moment où un signal de la liste de sensibilité change d'état :

- q Le temps est « figé ».
- q Le *process* est analysé séquentiellement.
- q Lorsqu'une affectation de signaux est rencontrée elle est planifiée pour être exécutée une fois que l'intégralité du *process* a été déroulée.
- q Lorsqu'une affectation de variable est rencontrée elle prend effet immédiatement (là où elle apparaît).

=> Si plusieurs affectations à un même signal sont rencontrées en séquence dans un *process*, seule la dernière a un effet. Les autres sont ignorées.

∅ La liste de sensibilité n'est pas obligatoire. Si elle est absente :

- q Le *process* est activé au démarrage du simulateur.
- q Le *process* se réactive en permanence dès que le «END PROCESS» est atteint.
- q Il est donc indispensable qu'une instruction « WAIT » (au moins) soit rencontrée. Faute de quoi, le simulateur se bloque en « tournant en rond » sans échappatoire.

Construction d'un test bench



∅ Pour effectuer la simulation d'un module VHDL, il est en général nécessaire d'écrire un « test Bench ».

∅ Un « test Bench » est un fichier VHDL structurel qui décrit l'interconnexion du module testé et la génération des stimuli appliqués au module.

∅ Typiquement, un « test Bench » :

- q Commence par une déclaration ENTITY sans liste PORT MAP.
- q Continue par une déclaration de signaux (pour chacune des entrées/sorties du module à tester).
- q Instancie le module à tester.
- q Se termine par un ou plusieurs *process* décrivant les stimuli.

∅ Certain logiciel crée automatiquement le « corps » du fichier et vous laisse écrire les stimuli nécessaires au test.

211



SOLUTIONS



212



Exemple : additionneur

A		B		C	S	
A1	A0	B1	B0		S1	S0
0	0	0	0	0	0	0
0	0	0	1	0	0	1
0	0	1	0	0	1	0
0	0	1	1	0	1	1
0	1	0	0	0	0	1
0	1	0	1	0	1	0
0	1	1	0	0	1	1
0	1	1	1	1	0	0
1	0	0	0	0	1	0
1	0	0	1	0	1	1
1	0	1	0	1	0	0
1	0	1	1	1	0	1
1	1	0	0	0	1	1
1	1	0	1	1	0	0
1	1	1	0	1	0	1
1	1	1	1	1	1	0

213

Simplification algébrique

∅ La simplification algébrique implique l'application des identités de base de l'algèbre de Boole pour réduire l'expression booléenne à une expression composée de moins d'éléments.

Exemple additionneur (Retenues)

$$\begin{aligned}
 C &= \overline{A1} \cdot A0 \cdot B1 \cdot B0 + A1 \cdot \overline{A0} \cdot B1 \cdot \overline{B0} + A1 \cdot \overline{A0} \cdot B1 \cdot B0 + \\
 &\quad A1 \cdot A0 \cdot \overline{B1} \cdot B0 + A1 \cdot A0 \cdot B1 \cdot \overline{B0} + A1 \cdot A0 \cdot B1 \cdot B0 \\
 &= \overline{A1} \cdot A0 \cdot B1 \cdot B0 + A1 \cdot A0 \cdot \overline{B1} \cdot B0 + A1 \cdot \overline{A0} \cdot B1 \cdot \overline{B0} + \\
 &\quad A1 \cdot \overline{A0} \cdot B1 \cdot B0 + A1 \cdot A0 \cdot B1 \cdot \overline{B0} + A1 \cdot A0 \cdot B1 \cdot B0 \\
 &= \overline{A1} \cdot A0 \cdot B1 \cdot B0 + A1 \cdot A0 \cdot \overline{B1} \cdot B0 + \\
 &\quad A1 \cdot \overline{A0} \cdot (B1 \cdot \overline{B0} + B1 \cdot B0) + \\
 &\quad A1 \cdot A0 \cdot (B1 \cdot \overline{B0} + B1 \cdot B0) \\
 &= \overline{A1} \cdot A0 \cdot B1 \cdot B0 + A1 \cdot A0 \cdot \overline{B1} \cdot B0 + \\
 &\quad A1 \cdot \overline{A0} \cdot (B1 \cdot (\overline{B0} + B0)) + \\
 &\quad A1 \cdot A0 \cdot (B1 \cdot (\overline{B0} + B0))
 \end{aligned}$$

214

Simplification algébrique

$$\begin{aligned}
 C &= \overline{A1}.\overline{A0}.B1.B0 + A1.A0.\overline{B1}.B0 + \\
 &A1.A0.B1 + A1.A0.B1 \\
 &= \overline{A1}.A0.\overline{B1}.B0 + A1.A0.\overline{B1}.B0 + \\
 &A1.B1.(A0 + A0) \\
 &= \overline{A1}.A0.B1.B0 + A1.A0.\overline{B1}.B0 + \overline{A1}.B1 \\
 &= \overline{A1}.\overline{A0}.B1.B0 + A1.B1 + \overline{A1}.\overline{A0}.\overline{B1}.B0 + A1.B1 \\
 &= B1.(A1.A0.B0 + A1) + A1.(B1.A0.B0 + B1)
 \end{aligned}$$

Voyons ce que donne $\overline{A}.X + A$

A	X	\overline{A}	$\overline{A}.X$	$\overline{A}.X + A$
0	0	1	0	0
0	1	1	1	1
1	0	0	0	1
1	1	0	0	1

215

Simplification algébrique

Donc $\overline{A}.X + A = A + X$

$$C = B1.(A1 + A0.B0) + A1.(B1 + A0.B0)$$

$$C = A1.B1 + A0.B1.B0 + A1.A0.B0$$

∅ Avec un peu (beaucoup) d'entraînement on peut devenir très performant.

C'est un jeu comme un autre...

216

Autres Fonctions : NAND

$$\begin{aligned}
 S &= \overline{A}.\overline{B} + \overline{A}.B + A.\overline{B} \\
 &= \overline{A}.\overline{B} + \overline{A}.B + A.\overline{B} + \overline{A}.\overline{B} \\
 &= \overline{A}(\overline{B} + B) + \overline{B}(A + \overline{A}) \\
 S &= \overline{A} + \overline{B}
 \end{aligned}$$

1

CQFD

217

Autres Fonctions : OR

$$\begin{aligned}
 S &= (A + \overline{B}).(\overline{A} + B).(\overline{A} + \overline{B}) \\
 &= (A.\overline{A} + A.B + \overline{B}.\overline{A} + \overline{B}.B).(\overline{A} + \overline{B}) \\
 &= (A.B + \overline{B}.\overline{A}).(\overline{A} + \overline{B}) \\
 &= A.B.\overline{A} + A.B.\overline{B} + \overline{B}.\overline{A}.\overline{A} + \overline{B}.\overline{A}.\overline{B} \\
 S &= \overline{A}.\overline{B}
 \end{aligned}$$

0

CQFD

218

Autres Fonctions : XOR

$$\begin{aligned} S &= (A + B) \cdot (\bar{A} + \bar{B}) \\ &= \boxed{A \cdot \bar{A}} + A \cdot \bar{B} + B \cdot \bar{A} + \boxed{B \cdot \bar{B}} \\ S &= A \cdot \bar{B} + B \cdot \bar{A} + \textcircled{0} \end{aligned}$$

CQFD