

TP : Système sur un FPGA

La plateforme ML403

1. Introduction.....	2
2. Conception du système	2
3. Détails du système.....	15
4. Compilation de la plateforme matérielle.....	17
5. Les applications standalone.....	18
6. Compilation des applications	19
7. Mise à jour du bitstream.....	20
8. Téléchargement du code via le lien JTAG	20
9. Projet Test des périphériques	21
10. Débuggage.....	22
11. Ajout d'un périphérique	23

Module : Conception Numérique Avancée

Filière : ESI

Option : SE

Polytech'Orléans

2006-2007

Auteur : Christophe ALAYRAC

1. Introduction

Nous allons voir dans ce TD la conception d'un système sur un FPGA. Les concepts développés pourront facilement être portés sur d'autre plateforme du marché.

Le travail sera réalisé sur la plateforme ML403 de Xilinx. Cette carte embarque un FPGA Virtex4FX12. Ce composant embarque :

- Un cœur de PowerPC ppc405
- Deux contrôleurs MAC Ethernet 10, 100 et 1000MHz.
- 32 blocs DSP48 (blocs de traitement du signal)
- Des blocs RAM
- ...


La plateforme (la carte) embarque de la RAM DDR, de la mémoire Flash, une interface vers une mémoire compact Flash, et différent méthode d'initialisation du FPGA à la mise sous tension.

Nous n'aurons malheureusement pas le temps de mettre en œuvre toutes ces ressources dans le détail. Nous allons nous focaliser sur la création d'un système « from scratch » comme disent nos collègues anglophones.

Ce système sera relativement basique avec le cœur du PowerPC associé à de la mémoire interne au FPGA, de la RAM DDR externe, et l'IP opb_uartlite de Xilinx pour implémenter une liaison série.


2. Conception du système

Ouvrez **Platform Studio 8.1**. L'outil vous propose un Wizard pour démarrer un nouveau projet.



Le *Base System Builder Wizard* part en fait d'un fichier de description de la plateforme. Ce fichier contient les informations sur les composants raccordés au FPGA de sorte qu'il vous sera possible de créer un système.


Cliquez simplement le bouton OK pour passer à la suite.



Saisissez un nom de projet, attention aux noms avec des caractères spécifiques (espace, accents). Il est possible de préciser un site dépositaire d'IP propre ou importées d'ailleurs, comme par exemple une IP « processeur polyphase » que vous auriez développé par ailleurs et que vous souhaiteriez pouvoir intégrer à votre système.


Nous n'avons pas de site dépôt dans notre cas.

Dans la fenêtre suivante choisissez de créer un nouveau système. Sélectionnez ensuite la plateforme ML403.




Pour information, si vous utilisez une carte autre que les plateformes Xilinx il faut récupérer les fichiers de descriptions de plateforme sur le site du fabricant (fichier *.xbd) et les copier dans le répertoire EDK\board. Vous pouvez par curiosité ouvrir le fichier `C:\EDK\board\Xilinx\boards\Xilinx_ML403\data\Xilinx_ML403_v2_2_0.xbd` pour vous faire une idée du format du fichier.

Dans la fenêtre qui suit vous allez configurer le processeur de votre système.



Dans notre cas nous allons utiliser le cœur de powerpc embarqué dans le FPGA. Sur un Spartan 3^E vous pourriez utiliser le processeur Microblaze, qui est une IP de processeur 32 bits de Xilinx.

Attention, si vous changez les horloges, le Wizard verra que vous n'utilisez pas l'horloge par défaut et utilisera une entrée horloge utilisateur du FPGA sur laquelle aucune horloge n'est câblée. Donc votre système ne fonctionnera pas à moins d'y connecter le bon signal d'horloge.



Comme les codes que nous allons mettre en œuvre ne seront pas trop encombrant nous allons nous limiter à de la mémoire interne du FPGA. (On Chip Memory). Choisissez 16k de RAM pour l'espace de données et 16k pour l'espace programme.

Le power PC ayant déjà 16k de mémoire cache embarquée (16k data et 16k instruction) nous n'avons pas besoin de cocher la case Enable Cache.

Dans l'écran suivant du wizard sélectionnez seulement l'UART OPB_UARTLITE configurez à 9600 bauds, 8 bits un stop et pas de parité.

Base System Builder - Configure IO Interfaces

The following external memory and IO devices were found on your board:
Xilinx Virtex 4 ML403 Evaluation Platform Revision 1


Please select the IO devices which you would like to use:

IO devices

- RS232_Uart** Data Sheet
 - Peripheral: **OPB_UARTLITE**
 - Baudrate (bits per seconds): **9600**
 - Data bits: **8**
 - Parity: **NONE**
 - Use interrupt
- LEDs_4Bit** Data Sheet
- LEDs_Positions** Data Sheet

More Info < Back Next > Cancel

Désélectionnez les autres périphériques.




Sélectionnez dans cet écran la mémoire DDR externe au FPGA. Le wizard inclura alors au design une interface entre le bus PLB (peripheral local bus) du powerpc et la mémoire DDR.

Nous pourrons donc stocker notre code en mémoire interne ou en mémoire externe.




Vous pourriez ici rajouter d'autres périphériques comme un timer par exemple.



Sélectionnez l'UART comme interface standard d'entrée et de sortie (stdin et stdout), pour que les fonctions printf et scanf utilisent le port série.


Le wizard va également créer un projet de test permettant de tester notre système.



Dans cette fenêtre vous allez spécifier les options de l'éditeur de lien du code de test de la mémoire. Vous avez le choix de mettre le code dans la mémoire OCM que nous avons affecté à l'espace programme, ou bien dans le bloc ram interne ou bien dans la RAM DDR Externe. Ce qui est dangereux puisque nous souhaitons tester cette RAM !

De même les données peuvent être stockées en RAM interne ou externe.

Expliquez la différence entre les blocs OCM et le bloc `plb_ram_if_cntrl_1` ? Quelle incidence aurait la sélection de ce bloc pour stocker le code et les data ?



Vous paramétrez ici les options de l'éditeur de lien du code de test de l'UART.

Le wizard vous propose alors un résumé du mapping mémoire de notre système.

Below is a summary of the system you have created. Please review the information below. If it is correct, hit <Generate> to enter the information into the XPS data base and generate the system files. Otherwise return to the previous page to make corrections.

Processor: PPC 405
 Processor clock frequency: 100.000000 MHz
 Bus clock frequency: 100.000000 MHz
 Debug interface: FPGA JTAG
 On Chip Memory : 48 KB
 Total Off Chip Memory : 64 MB
 - DDR SDRAM 32Mx32 = 64 MB

The address maps below have been automatically assigned. You can modify them using the editing features of XPS.

Processor OCM:

Core Name	Instance Name	Base Addr	High Addr
isbram_if_cntrlr	iocm_cntrlr	0xFFFFC000	0xFFFFFFFF

Processor OCM:

Core Name	Instance Name	Base Addr	High Addr
dsbram_if_cntrlr	docm_cntrlr	0x22800000	0x22803FFF

PLB Bus : PLB_V34 Inst. name: plb Attached Components:

Core Name	Instance Name	Base Addr	High Addr
plb2opb_bridge	plb2opb_C_RNG0_BA...	0x40600000	0x4060FFFF
plb_dds	DDR_SDRAM_32Mx32	0x00000000	0x03FFFFFF
plb_bram_if_cntrlr	plb_bram_if_cntrlr_1	0x06000000	0x06003FFF

OPB Bus : OPB_V20 Inst. name: opb Attached Components:

Core Name	Instance Name	Base Addr	High Addr
opb_uartlite	RS232_Uart	0x40600000	0x4060FFFF

Buttons: More Info, < Back, Generate, Cancel

Un petit commentaire au passage. Vous remarquerez le bloc OCM pour le programme a été placé à l'adresse 0xFFFFC000. En fait après un Reset le PowerPC se branche à l'adresse 0xFFFFF000. Le wizard met ainsi une mémoire à disposition du PowerPC pour un démarrage à froid.

Comme vous êtes maintenant des experts en utilisation de mémoire dans le FPGA, vous n'êtes pas sans savoir que l'on peut initialiser cette mémoire avec des données à la configuration du FPGA, et donc y mettre notre code... Nous reverrons ça un peu plus loin.

Le mapping proposé par le Wizard pourra être modifié par la suite.

3. Détails du système

Dans la fenêtre [System Assembly](#), retrouvez comment notre UARTLITE est raccordée au powerpc.

Depuis le menu [Project](#) sélectionnez la génération de la vue de diagramme bloque. Inspectez le [Block Diagram](#) résultant et expliquez comment le PowerPC est raccordé au bloque RAM OCM, à la mémoire plb_bram, à la RAM DDR.

Le fichier testuart.mhs est la description en mode texte de notre système. La syntaxe étant proche du VHDL vous pourrez aisément comprendre les connexions entre les modules.

Ouvrez le fichier, les premières déclarations représentent les pins de connexions au monde extérieur des netlist internes du design.

Que manque-t-il pour affecter le nom de ces signaux à des pins particuliers du FPGA ?

Dans le fichier [mhs](#), retrouvez l'instance de l'UART. On y retrouve la configuration 9600 bauds... On passe également la valeur de la fréquence d'horloge de sorte que le driver C de notre UART pourra calculer la valeur à mettre dans le registre de division d'horloge pour régler le bauderate à 9600 bauds.

Vous pourrez également noter à la fin du fichier qu'un module DCM a été instancier pour générer deux horloges en quadrature de phase pour la RAM DDR (Double Data Rate).


Il y a une version de hard pour chaque IP de sorte qu'il est possible de choisir la version d'IP que nous sélectionnons pour notre système.

Cliquez sur le filtre [Ports](#) de la fenêtre [System Assembly](#) et retrouvez les pins externes du design. Développez l'arborescence de l'UART et expliquez où sont connectés ses signaux. L'interruption est-elle utilisée ?

Cliquez maintenant sur le filtre [Addresses](#). Vous retrouvez le mapping mémoire de notre système. Vous avez la possibilité de le modifier manuellement pour des convenances personnelles. Vous pouvez également cliquer le bouton [Generate Addresses](#) pour que l'outil affecte automatiquement les adresses. Il est possible d'en verrouiller une partie en cliquant la case Lock du bloque voulue.

ATTENTION : derrière cette interface graphique conviviale se cache le code VHDL permettant de sélectionner le périphérique voulue quand on est dans sa zone mémoire. Un mapping complexe se traduira par un décodeur complexe et donc de la ressource FPGA.

Ouvrez la fenêtre Software Platform Settings.



Vous pouvez paramétrer ici la partie logicielle de notre système. Quel est le compilateur croisé utilisé par l'outil Xilinx ?

Nous n'utilisons pas d'OS, mais pour la faire tourner sous Linux c'est ici qu'il faudrait configurer le système.

Pour rendre votre système communiquant sur Internet vous pourriez ajouter la pile lwip libre de droit. ATTENTION nous n'avons pas mis de contrôleur MAC à notre design.

Pour gérer un système de fichier vous pouvez utiliser la librairie *xlmfs* par exemple.

Dans la partie *OS and Librairies* on retrouve le branchement de Stdin et Stdout sur notre UART.

La partie drivers permet d'affecter la version de driver que nous voulons utiliser dans notre projet. Ainsi quand nous allons lancer la commande *Genrate Librairies and BSP*, l'outil Xilinx copiera les drivers et les librairies que nous avons sélectionnez dans le sous répertoire ppc405 de notre projet.

Ouvrez le fichier [testuart.mss](#) et retrouvez en mode texte les informations que vous venez de voir dans les interfaces graphiques.

Vous l'avez compris tout notre système est décrit dans les trois fichiers MHS, MSS et UCF.

4. Compilation de la plateforme matérielle

Derrière cette interface graphique se cache du code VHDL ou Verilog qu'il ne nous reste plus qu'à synthétiser pour obtenir un fichier bistream permettant de configurer notre FPGA.

Pour vous en convaincre cliquez avec le bouton droit sur l'UART dans la fenêtre [System Assembly](#) et visualisez le code source de l'UARTLITE.

Pour générer le fichier bitstream exécutez la commande [Generate Bistream](#) depuis le menu [Hardware](#).

Une fois le process terminé ouvrez le fichier [implementation/xflow.log](#) et retrouvez les ressources FPGA utilisées par notre design.


Dans les [Report Files](#) retrouvez les ressources FPGA utilisées par l'UARTLITE.

Nous avons donc maintenant un fichier [testuart.bit](#) que nous pourrions utiliser pour programmer notre FPGA.

Nous allons d'abord nous intéresser aux codes d'exemples.

5. Les applications standalone

Dans la fenêtre Project Information Area, sélectionnez l'onglet Applications.



Le projet *TestApp_Memory* est marqué comme étant actif et comme initialisant la BRAM (RAM interne FPGA).

Pour changer l'état d'un projet, cliquez dessus avec le bouton droit.

Editez les options de compilations du projet. On peut voir que l'on passe à l'éditeur de lien un script. Editez ce script (*TestApp_Memory_LinkScr.ld*) et retrouvez où se trouve stocké le code de notre application, qu'elle est l'adresse de boot du powerpc et qu'elle est la taille de la pile.

Depuis un explorateur de fichier, parcourez le répertoire de votre projet. Le répertoire ppc405_0 doit être vide.

Depuis le menu Software, lancez la génération des bibliothèques et du BSP. Le BSP est le Board Support Package. Il est utile quand on a recours à un OS, en fait il va contenir un fichier xparameters.h qui donne la liste des périphériques avec leur adresse, ainsi que les drivers pour l'OS en question.

Revenez sous votre explorateur. Le répertoire ppc405_0 contient maintenant des sous répertoires avec les drivers des périphériques que vous avez sélectionné, ainsi que les bibliothèques que vous avez activé.

Ouvrez le fichier, ppc405_0\include\xparameters.h et retrouvez tous nos périphériques.


6. Compilation des applications

Il ne nous reste plus qu'à compiler le code et puis à le télécharger dans le FPGA.

Depuis le menu *Software*, démarrez la commande *Build All User Applications*. L'exécutable *executable.elf* sera placé dans le répertoire *Test_Memory*. Ce code est exécutable sur architecture PowerPC et nous l'avons compilé sur un 686. Vous venez sans le savoir de faire votre première compilation croisée.

En fait l'outil xilinx, ouvre un shell Cygwin et y exécute sous linux une compilation croisée à l'aide de la version *powerpc_eabi* de *gcc*.

Modifiez les options de compilation et ajoutez la génération d'un fichier Map aux options de l'éditeur de lien.



ATTENTION : La compilation est faite sous Linux, donc pour un répertoire on met / et non pas \ !!!

Editez ensuite le fichier map généré pour voir comment l'éditeur de lien a placé les sections de codes et de données.

7. Mise à jour du bitstream

Il faut maintenant mettre à jour la mémoire interne de notre FPGA avec le code compilé de l'application.

Pour cela lancez la commande *Update Bitstream* depuis le menu *Device Configuration*.

L'outil génère un fichier *download.bit* à partir du fichier *testuart.bit* dans lequel le contenu de la BRAM est pré configuré avec le code de l'application.

8. Téléchargement du code via le lien JTAG

Nous avons maintenant un fichier de configuration avec notre système, et son code. Nous avons donc presque notre carte complète dans ce code !!!! Heureusement pour les passionnés il reste un peu de hardware.

Raccordez la carte ML403 au secteur, branchez le câble de liaison série. Depuis le PC ouvrez un Hyperterminal configurez à 9600 bauds, 8 bits, 1 Stop, pas de parité et pas de contrôle de flux matériel sur COM1.

Démarrez la carte ML403 et depuis le menu *Device Configuration* de XPS lancez la commande *Download Bitsream*.

Les messages de test doivent apparaître sur la console.

```
-- Entering main() --  
Starting MemoryTest for DDR_SDRAM_64Mx32:  
  Running 32-bit test...PASSED!  
  Running 16-bit test...PASSED!  
  Running 8-bit test...PASSED!  
Starting MemoryTest for plb_bram_if_cntlr_1:  
  Running 32-bit test...PASSED!  
  Running 16-bit test...PASSED!  
  Running 8-bit test...PASSED!  
-- Exiting main() --
```

9. Projet Test des périphériques

Reprenez la démarche précédente et démarrez le code de l'application de test des périphériques.

Pour vous aider vous pouvez comme précédemment éditer le script pour l'éditeur de lien...

Que se passe-t-il après téléchargement du bitstream ?
Pourquoi ?

Lancer le module Debugger de Xilinx (XMD). Lors du premier lancement XPS vous demande de le paramétrer. Choisissez une détection automatique du lien JTAG. Vous pourrez noter dans la console un message du type :

```
XMD : Conected to PowerPC target. Processor version No: 0x20011430  
Address mapping.....
```

```
.....
```

```
Starting GDB server for "ppc" target (id=0) at TCP port no 1234
```

Nous reverrons çà un peu plus loin.

Depuis la console tapez

```
XMD% ls
```

Et oui vous êtes sous linux, en fait sous Cygwin (émulateur Linux sous Windows).

Pour télécharger le code de l'application dans la mémoire DDR tapez la commande :

```
XMD%dow TestApp_Peripheral/executable.elf 0x0
```

Cette commande va charger à l'adresse 0x0 (c'est à dire le début de la DDR sur notre système), le code de l'application de test des périphériques.

Pour lancer l'application faites ensuite :

```
XMD%con 0x0
```

Sur votre session Hyperterminal vous devez voir apparaître le message :

```
-- Entering main() --  
-- Exiting main() --
```

10. Débuggage

Quand vous avez lancé XMD vous avez en fait lancé un serveur gdb. Le service a été activé sur le port TCP 1234 de votre machine. Ce service peut être utilisé localement depuis la console ou bien à distance depuis une autre machine.

Depuis la console vous pouvez taper des commandes vous permettant de debugger votre code.

Tapez

```
XMD%help
```

pour voir la liste des commandes disponibles.

Il existe une interface graphique plus conviviale qui permet d'activer ces commandes. Depuis le menu *Debug* lancer la commande *Launch Software Debugger*.

Si vous avez laissé plusieurs projets actifs dans l'environnement XPS vous devez choisir l'application à debugger.

Choisissez le code de test des périphériques.

Mettez un point d'arrêt sur la ligne

```
print(« --Entering main() --\r\n ») ;
```

Démarrez le code à partir de la barre d'outil ou du menu Run.

Le logiciel vous demande sur quel serveur GDB vous souhaitez vous connecter. Par défaut il propose le localhost sur le port 1234, mais vous pourriez très bien ici vous connecter à une machine distante.

Une fois le serveur sélectionné, le code est téléchargé dans la mémoire (via une commande *dow* en tâche de fond) puis lancé (via une commande *con* ou *run*).

Vous pouvez exécuter pas à pas et parcourir le code.

ATTENTION il faut pour pouvoir debugger tout le code avoir mis l'option de compilation en mode debug (voir les options de compilation du projet).

Vous pouvez également éditer la mémoire vu par le powerPC, par exemple la zone des registres de l'UART.

Retrouvez dans le mapping mémoire l'adresse de notre périphérique RS232.

Ouvrez une fenêtre mémoire à cette adresse.

Tapez le caractère U au clavier sous Hyperterminal puis faites un Update Now dans la fenêtre mémoire.

Qu'observez-vous ?

Cliquez à l'adresse 0x40600004 et entrez la valeur 0x56, que voyez-vous apparaître sur votre Hyperterminal.

11. Ajout d'un périphérique

Créez un nouveau projet à partir du Wizard incluant par exemple en plus de l'UART des GPIO.

Reprenez la procédure complète et faites un code de test permettant d'allumer les LED à partir de commandes envoyées depuis le port série.

Prenez le temps de consulter le fichier de contraintes (UCF) les External Ports qui ont été créés...

Pour ajouter un périphérique vous avez également la possibilité d'aller chercher dans le catalogue d'IP l'IP que vous souhaitez ajouter, par exemple nos GPIO. Il faudra la connecter au bus, raccorder ses ports à des blocs voisins ou aux *Externals ports*, penser à compléter le fichier de contraintes, et fixer son adresse dans le mapping mémoire. Cette démarche est toutefois un peu plus lourde et nous ne pourrons pas l'aborder dans le temps qui nous est apparti.

Vous avez maintenant un système opérationnel pour recevoir vos codes standalones ou même un OS, à suivre dans un prochain TD.